在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
头像被屏蔽
发表于 2008-9-23 20:07:13 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
头像被屏蔽
发表于 2008-9-23 22:14:21 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-9-23 23:42:17 | 显示全部楼层
真是东西哦!!!!!!
发表于 2008-9-23 23:45:52 | 显示全部楼层
Thanks !!
发表于 2008-9-23 23:49:16 | 显示全部楼层
下完了 非常感谢!
发表于 2008-9-25 14:14:03 | 显示全部楼层

ding

EP3C120谁开发过?
发表于 2008-9-25 15:33:51 | 显示全部楼层
thanks
发表于 2008-9-25 20:11:29 | 显示全部楼层
感谢楼主分享,正需要这方面的资料
发表于 2008-9-25 20:13:08 | 显示全部楼层
感谢楼主分享,正需要这方面的资料
发表于 2008-9-27 19:17:09 | 显示全部楼层
重复太多
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 02:18 , Processed in 0.023763 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表