在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2008-8-21 16:58:51 | 显示全部楼层

verty good

verty goodverty good
发表于 2008-8-21 17:02:33 | 显示全部楼层

很好

很好很好很好很好很好
发表于 2008-8-22 09:35:52 | 显示全部楼层
真是东西哦
发表于 2008-8-23 23:03:06 | 显示全部楼层
tai hao le
发表于 2008-8-26 09:17:49 | 显示全部楼层
aaaaaaaaaaaaaaaaaaa
发表于 2008-8-27 15:19:44 | 显示全部楼层
最近在研究ddr的设计
发表于 2008-8-29 11:11:52 | 显示全部楼层
好东西,可惜没钱了.
发表于 2008-8-30 02:31:47 | 显示全部楼层
发表于 2008-9-3 15:06:06 | 显示全部楼层
thank you
发表于 2008-9-3 16:57:20 | 显示全部楼层
楼主的东西不是很好啊。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 15:05 , Processed in 0.021318 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表