在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2008-9-11 13:34:23 | 显示全部楼层
:Q ,money
发表于 2008-9-12 16:03:28 | 显示全部楼层
真是好东西,这下我要破产了。。
发表于 2008-9-12 17:43:52 | 显示全部楼层

88119568

xiexie,kankna ba
发表于 2008-9-12 17:44:53 | 显示全部楼层

88119568

8811956888119568
发表于 2008-9-12 17:47:26 | 显示全部楼层

88119568

88119568881195688811956888119568
发表于 2008-9-12 17:49:23 | 显示全部楼层

88119568

881195688811956888119568
发表于 2008-9-12 17:50:11 | 显示全部楼层

88119568

881195688811956888119568
发表于 2008-9-13 01:34:51 | 显示全部楼层
這些都是不錯的題目說...
感謝您..
头像被屏蔽
发表于 2008-9-13 13:54:05 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-9-13 16:56:52 | 显示全部楼层

楼主,很好,很强大

楼主,很好,很强大
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-13 12:34 , Processed in 0.034599 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表