在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2008-10-30 11:46:52 | 显示全部楼层
xiexieha
发表于 2008-10-30 11:47:53 | 显示全部楼层
xiexieha
发表于 2008-10-31 16:21:41 | 显示全部楼层

ding

ding!!!!!
发表于 2008-11-1 00:36:17 | 显示全部楼层
henhao
发表于 2008-11-1 00:38:15 | 显示全部楼层
henhaohenhao
发表于 2008-11-5 12:03:08 | 显示全部楼层
多谢楼主!!
发表于 2008-11-6 22:52:36 | 显示全部楼层
顶一下,看看
发表于 2008-11-7 00:45:56 | 显示全部楼层
下来学习一下
发表于 2008-11-7 00:48:03 | 显示全部楼层
下载下来学习一下!
发表于 2008-11-7 15:41:10 | 显示全部楼层
good book good book.......................
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 00:27 , Processed in 0.021264 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表