设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...

1 ... 17 18 19 202122 23 24 25 ... 87 / 87 页下一页

返回列表发新帖

楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

发表于 2008-11-28 16:15:53 | 显示全部楼层

含金量多少

回复支持反对

使用道具举报

发表于 2008-11-28 17:41:27 | 显示全部楼层

呵呵路过水边看看哈哈

回复支持反对

使用道具举报

发表于 2008-12-1 18:39:49 | 显示全部楼层

THANKS

回复支持反对

使用道具举报

发表于 2008-12-1 21:51:46 | 显示全部楼层

1资料是好，就是每次都得赚钱，呵呵

回复支持反对

使用道具举报

发表于 2008-12-2 22:25:31 | 显示全部楼层

Not worth

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2008-12-2 22:26:51 | 显示全部楼层

Not worth

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2008-12-2 23:23:49 | 显示全部楼层

谢谢。。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2008-12-2 23:28:49 | 显示全部楼层

DUOXIE

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2008-12-10 12:56:04 | 显示全部楼层

好东西

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2008-12-11 14:44:12 | 显示全部楼层

thank you

回复支持反对

使用道具举报

1 ... 17 18 19 202122 23 24 25 ... 87 / 87 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-15 04:24 , Processed in 0.015904 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表