在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2008-11-28 16:15:53 | 显示全部楼层
含金量多少
发表于 2008-11-28 17:41:27 | 显示全部楼层
呵呵  路过  水边看看  哈哈
发表于 2008-12-1 18:39:49 | 显示全部楼层
THANKS
发表于 2008-12-1 21:51:46 | 显示全部楼层
1资料是好,就是每次都得赚钱,呵呵
发表于 2008-12-2 22:25:31 | 显示全部楼层
Not worth
发表于 2008-12-2 22:26:51 | 显示全部楼层
Not worth
发表于 2008-12-2 23:23:49 | 显示全部楼层
谢谢。。
发表于 2008-12-2 23:28:49 | 显示全部楼层
DUOXIE
发表于 2008-12-10 12:56:04 | 显示全部楼层
好东西
发表于 2008-12-11 14:44:12 | 显示全部楼层
thank you
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 15:12 , Processed in 0.021632 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表