在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2008-12-18 17:15:26 | 显示全部楼层
kan kan
发表于 2008-12-19 15:50:05 | 显示全部楼层
谢谢分享!
发表于 2008-12-19 22:17:54 | 显示全部楼层
厚道   !
发表于 2008-12-19 23:08:14 | 显示全部楼层
省了我不少事啊
发表于 2008-12-20 16:38:32 | 显示全部楼层
谢谢各位了
发表于 2008-12-20 22:50:18 | 显示全部楼层
11111
发表于 2008-12-20 22:51:20 | 显示全部楼层
11111
发表于 2008-12-23 11:25:56 | 显示全部楼层
这东西的效率怎么样?
发表于 2008-12-24 08:41:02 | 显示全部楼层
好东西,谢谢!
发表于 2008-12-24 10:38:53 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 02:49 , Processed in 0.021540 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表