在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2009-1-3 22:15:57 | 显示全部楼层
eetopeetop
发表于 2009-1-4 02:01:25 | 显示全部楼层
以太网那篇有文档就好了
发表于 2009-1-5 13:49:42 | 显示全部楼层
好东西,谢谢
发表于 2009-1-5 14:04:09 | 显示全部楼层
好东西,谢谢
发表于 2009-1-6 10:00:29 | 显示全部楼层
发表于 2009-1-12 12:20:24 | 显示全部楼层
eetop
发表于 2009-1-12 12:21:37 | 显示全部楼层
duoxiele
发表于 2009-1-12 13:14:09 | 显示全部楼层
谢谢楼主!
发表于 2009-1-12 13:32:07 | 显示全部楼层

呵呵 不错

不错 不错
发表于 2009-1-12 17:07:39 | 显示全部楼层
好东西,可惜没钱了.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 03:31 , Processed in 0.022898 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表