在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2009-3-31 22:35:56 | 显示全部楼层
感谢~
发表于 2009-3-31 22:43:37 | 显示全部楼层
很有价值
发表于 2009-4-1 14:27:07 | 显示全部楼层

re

good data
thanks
发表于 2009-4-1 15:56:00 | 显示全部楼层
这么多,看看
发表于 2009-4-1 16:29:22 | 显示全部楼层
这么多东西,看看先
发表于 2009-4-9 15:09:36 | 显示全部楼层
thank you very much...
发表于 2009-4-12 01:53:03 | 显示全部楼层
謝謝樓主發帖,頂上去。
謝謝樓主共享,頂上去。
謝謝樓主共享,頂上去。
发表于 2009-4-15 10:58:18 | 显示全部楼层
很不错耶 哈哈
发表于 2009-4-17 18:01:55 | 显示全部楼层
顶死你
发表于 2009-4-17 18:03:19 | 显示全部楼层

顶死你噶说哭就哭楼上的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 08:36 , Processed in 0.026980 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表