在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文

导读首页

更多 »

最新热门

  • 384人参与 · [Linux] Synopsys Mono Slayer 25.11 EDA资源使用讨论
  • 52人参与 · DSO.ai 2023.12-SP5 EDA资源使用讨论
  • 15人参与 · 求2025版本的hspice EDA资源使用讨论
  • 20人参与 · vip ddr5 Reference documentations from $HOME EDA资源使用讨论
  • 10人参与 · IEC61000-3-2 2024版 EDA资源使用讨论
  • 6人参与 · 求华大九天aether2024或2025版本 EDA资源使用讨论
  • 11人参与 · MATLAB 2025b Win/Linux版本求分享 EDA资源使用讨论
  • 4人参与 · SPECTRE251 patch文件及使用方法 Analog/RF IC 资料共享
  • 4人参与 · ASSCC2025 资料共享 Analog/RF IC 资料共享
  • 5人参与 · 如果直系领导冤枉你,会选择离职么? 职场人生
  • 272人参与 · [Linux] Synopsys URG Crash Patcher EDA资源使用讨论
  • 6人参与 · virtuoso UI 没有缩小放大按钮 EDA资源使用讨论
  • 14人参与 · 《Fundamentals of Power Semiconductor Devices》书籍电子版 Analog/RF IC 资料共享
  • 23人参与 · SerDes Rx design doc Analog/RF IC 资料共享
  • 3人参与 · hold时序问题如何排查 后端讨论区
  • 3人参与 · 运放失调电压仿真 方法讨论求助 Analog/RF IC 设计讨论
  • 8人参与 · 最近逛了论坛发现GM/ID设计方法,可以用来设计电路但是实际上看到的大多数仅仅是用来 Analog/RF IC 资料共享
  • 3人参与 · 运放闭环增益和失调电压不符 Analog/RF IC 设计讨论
  • 10人参与 · 求2025.4_24 版本的 Calibre EDA资源使用讨论
  • 19人参与 · Vivado从此开始第二版 Analog/RF IC 资料共享
  • 8人参与 · DDI25.1在centos7上的问题 EDA资源使用讨论
  • 6人参与 · Applied Control Theory for Embedded Systems Analog/RF IC 资料共享
  • 21人参与 · xcelium25软件包 EDA资源使用讨论
  • 3人参与 · CHI arm2025官网最新spec IHI0050H_amba_chi 数字IC设计讨论(IC前端|FPGA|ASIC)
  • 3人参与 · calibre后仿时发现VSS不为0 Layout讨论区
  • 10人参与 · XCELIUMMAIN_18.03.001与25.09.001 x86安装包 后端资料区
  • 11人参与 · Altair HW FEKO 2026.0 x64 win/linux EDA资源使用讨论
  • 4人参与 · STS8200 编程手册和硬件手册 资料区
  • 15人参与 · 分享verdi_vX-2025.06-SP1 EDA资源使用讨论
  • 5人参与 · 关于倒比管 Analog/RF IC 设计讨论
  • 更多 »

    最新精华

  • · 2023 Symposium on VLSI Technology and Circuits Analog/RF IC 资料共享
  • · IC设计平台搭建 EDA资源使用讨论
  • · VLSI2022 - Session C1 & C3 - Frequency Generation & Wireline - PPT Analog/RF IC 资料共享
  • · SDADC设计源文件分享 Analog/RF IC 资料共享
  • · ISSCC2023 资料 (Papers/Slides/Tutorials/Forum/SC) Analog/RF IC 资料共享
  • · 吐血整理DC理论与实践 脚本资料区
  • · SNUG专题整理:大神Paul Zimmer合集 EDA资源使用讨论
  • · 论坛首发-2024-3rd-The Art Of Analog Layout Analog/RF IC 资料共享
  • · Hotchips2025 数字IC设计资料(IC前端|FPGA|ASIC)
  • · 第九届集创赛IEEE杯企业大奖回顾:基于源简并架构的高速串行接口接收机模拟前端设计 Analog/RF IC 资料共享
  • · 如何做IC设计科研?2025版 Analog/RF IC 资料共享
  • · 第九届全国集创赛IEEE杯国二回顾:高速串行接口接收机模拟前端设计 Analog/RF IC 设计讨论
  • · 最新发布LPDDR6标准 JESD209-6 IC验证资料
  • · CMOS图像传感器系列 - 1 图像传感器概述 Analog/RF IC 设计讨论
  • · PLL培训课件--锁相环电路基础理论与仿真实操 Analog/RF IC 资料共享
  • · 2024 ISSCC Short Course: ML hardware SC-1 Analog/RF IC 资料共享
  • · ISSCC2024 Short Course全 Analog/RF IC 资料共享
  • · 10BIT250M采样率时域交织高速ADC设计源文件分享 Analog/RF IC 资料共享
  • · ISSCC2024网盘内卷版本 Analog/RF IC 资料共享
  • · 三年版图经验大总结 Layout资料区
  • · ISSCC2025 Forums slides & short courses Analog/RF IC 资料共享
  • · Pipelined-SAR-ADC电路源文件分享 Analog/RF IC 资料共享
  • · 2025年第九届全国集创赛IEEE杯国赛一等奖设计回顾:支持112 Gbps PAM4调制的高速串行接口接收机模拟前端 Analog/RF IC 资料共享
  • · PLL_IP电路和设计过程源文件分享 Analog/RF IC 资料共享
  • · 2024 Analysis and Design of Analog Integrated Circuits, 6th Edition Paul Gray Analog/RF IC 资料共享
  • · ISSCC2025 Visuals Analog/RF IC 资料共享
  • · SNUG专题整理:DFT实现 EDA资源使用讨论
  • · IEDM 2024 论坛首发新鲜出炉 Analog/RF IC 资料共享
  • · VLSI2023 - Session 26: Frequency Generation - PPT Analog/RF IC 资料共享
  • · 一套自动跑drc、lvs和pex的csh脚本 Layout讨论区
  • 更多 »

    最新回复

  • 10 分钟前 · [Linux] Synopsys Mono Slayer 25.11 EDA资源使用讨论
  • 14 分钟前 · FPGA时序约束与分析 数字IC设计资料(IC前端|FPGA|ASIC)
  • 28 分钟前 · DSO.ai 2023.12-SP5 EDA资源使用讨论
  • 半小时前 · RAK : Using Liberate to Characterize Standard Cells Analog/RF IC 资料共享
  • 1 小时前 · 整理的数字前端、数字后端的面试题目 数字IC设计资料(IC前端|FPGA|ASIC)
  • 1 小时前 · finesimfinesimfinesim EDA资源使用讨论
  • 1 小时前 · 求2025版本的hspice EDA资源使用讨论
  • 2 小时前 · Ubuntu22.04安装VCS显示Linux内核版本不支持 EDA资源使用讨论
  • 3 小时前 · virtuoso中可以对symbol大小进行比例缩放吗 Analog/RF IC 设计讨论
  • 3 小时前 · C* IC 23.10.060 Hotfix EDA资源使用讨论
  • 4 小时前 · vip ddr5 Reference documentations from $HOME EDA资源使用讨论
  • 4 小时前 · IEC61000-3-2 2024版 EDA资源使用讨论
  • 5 小时前 · 求华大九天aether2024或2025版本 EDA资源使用讨论
  • 6 小时前 · 2023 Symposium on VLSI Technology and Circuits Analog/RF IC 资料共享
  • 4 分钟前 · 基于WSL2的IC全流程EDA环境整合包 (Virtuoso/Calibre/Synopsys) | RDP原生双屏 | 开箱即用 EDA资源使用讨论
  • 6 小时前 · [Windows] Synopsys License Generator EDA资源使用讨论
  • 6 小时前 · 关于CPPLL的simulink建模问题 Analog/RF IC 设计讨论
  • 7 小时前 · 关于迟滞比较器的设计问题 Analog/RF IC 设计讨论
  • 7 小时前 · 求tessent2024.4或者2025版本 EDA资源使用讨论
  • 昨天 23:57 · !!DisplayPort 1.4 Receiver Link Controller EDA资源使用讨论
  • 昨天 23:53 · virtuoso中的仿真结果和ADS dynamic Link 仿真结果不一致。 Analog/RF IC 设计讨论
  • 昨天 23:29 · PLL JSSC/ISSCC/TMTT/TCASI/II 论文资料交换 Analog/RF IC 资料共享
  • 昨天 23:15 · MATLAB 2025b Win/Linux版本求分享 EDA资源使用讨论
  • 昨天 23:08 · IEDM 2025 Proceedings 全论文包下载 Analog/RF IC 资料共享
  • 昨天 23:03 · SPECTRE251 patch文件及使用方法 Analog/RF IC 资料共享
  • 昨天 22:58 · ASSCC2025 资料共享 Analog/RF IC 资料共享
  • 昨天 22:57 · 求IC25.1 Hotfix EDA资源使用讨论
  • 昨天 22:55 · JSSC 2025 ADC 合集 Analog/RF IC 资料共享
  • 昨天 22:53 · 如果直系领导冤枉你,会选择离职么? 职场人生
  • 昨天 22:52 · Design of CMOS Phase-Locked Loops_[Behzad Razavi][Cambridge University][2020] Analog/RF IC 资料共享
  • 更多 »

    最新发表

  • · virtuoso中可以对symbol大小进行比例缩放吗 Analog/RF IC 设计讨论
  • · 关于CPPLL的simulink建模问题 Analog/RF IC 设计讨论
  • · virtuoso中的仿真结果和ADS dynamic Link 仿真结果不一致。 Analog/RF IC 设计讨论
  • · PLL JSSC/ISSCC/TMTT/TCASI/II 论文资料交换 Analog/RF IC 资料共享
  • · 求IC25.1 Hotfix EDA资源使用讨论
  • · JSSC 2025 ADC 合集 Analog/RF IC 资料共享
  • · 中国国际半导体盛会:华秋与星坤强强联手,展示高端连接器全景方案! 项目合作
  • · 加上cts步骤之后lvs过不了了 后端讨论区
  • · DSO.ai 2023.12-SP5 EDA资源使用讨论
  • · 版图只有incorrect instance的错误 Layout讨论区
  • · 关于迟滞比较器的设计问题 Analog/RF IC 设计讨论
  • · 电源集成电路MC33FS5502Y3ES ADE7878ACPZ TMS320F28377DZWTT 二手产品信息发布(仅限个人)
  • · 求SPB16.60.000_linux安装包 EDA资源使用讨论
  • · 运放闭环增益和失调电压不符 Analog/RF IC 设计讨论
  • · file的编译顺序 数字IC设计讨论(IC前端|FPGA|ASIC)
  • · 我画版图时找不到Pick From Schematic怎么办 Analog/RF IC 设计讨论
  • · 基于WSL2的IC全流程EDA环境整合包 (Virtuoso/Calibre/Synopsys) | RDP原生双屏 | 开箱即用 EDA资源使用讨论
  • · 北京上海成都南京拟IPO算力芯片独角兽职位急招年内入职给签字费 招聘与求职
  • · 高薪招聘:模拟设计工程师,上海西安武汉成都无锡 招聘与求职
  • · 米勒补偿 Analog/RF IC 设计讨论
  • · 破局Chiplet“堆叠”:华大九天Argus 3D重塑3D IC全链路PV验证新格局 华大九天PyAether
  • · 带斩波运放的bandgap如何人为的加入offset Analog/RF IC 设计讨论
  • · 对于这种语法spyglass会报错 数字IC设计讨论(IC前端|FPGA|ASIC)
  • · spyglass和综合filelist有什么要求 数字IC设计讨论(IC前端|FPGA|ASIC)
  • · 关于synopsys 2025.3scl的使用 EDA资源使用讨论
  • · sram的低功耗接口和mbist接口应该怎么接 数字IC设计讨论(IC前端|FPGA|ASIC)
  • · 后防真2 数字IC设计讨论(IC前端|FPGA|ASIC)
  • · innovus 时钟树综合时,报错 后端讨论区
  • · SSC主管-新鲜热乎-投递就有机会 招聘与求职
  • · 请问DC出报告的时候,design的字段一般从哪里取到的 后端资料区

  • 关闭

    站长推荐 上一条 /1 下一条

    手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
    ( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

    GMT+8, 2025-12-18 07:41 , Processed in 0.033043 second(s), 12 queries , Gzip On, Redis On.

    eetop公众号 创芯大讲堂 创芯人才网
    返回顶部