SNUG专题整理：大神Paul Zimmer合集

flscut

个人整理的SNUG资料，按照专题整理，此部分为“大神Paul Zimmer合集”部分，这些论文非常好，值得多读几遍：
1.《Complex Clocking Situations Using PrimeTime》：多年前，在我开始从事通信芯片设计之前，我常建议其他设计者：“绝不使用时钟下降沿，绝不使用分频时钟，除扫描测试外绝不复用时钟”。这仍是合理的建议——大多数此类技术应尽可能避免。但在通信领域，这些操作根本无法规避。
过去三年在通信行业中，我完成了5颗芯片的静态时序分析，所有设计均涉及多时钟沿使用、复用时钟和分频时钟。更棘手的是，多数芯片还包含这些技术的组合应用。通过实践，我总结出应对此类场景的若干方法，或许对其他设计者有所启发。长期从事此类芯片设计的同行可能已熟悉本文所述内容，但对于偶尔需要处理此类问题的设计者，希望本文能提供实用的解决捷径。
2.《Working with DDRs in PrimeTime》：I/O接口的时序分析可能对静态时序分析工具使用者构成一定挑战。本文将探讨如何利用PrimeTime解决当前常见的I/O时序难题——双倍数据率（DDR）接口。基于去年《复杂时钟场景分析》论文[1]中讨论的源同步接口技术，作者将演示如何正确分析与约束DDR接口的多种不同实现方案，并在此过程中展示一系列具有普适性的PrimeTime技术方法，其应用范围可延伸至DDR之外的其他场景。
3.《My Favorite DCPT TCL Tricks》：Tcl正迅速成为DesignCompiler与PrimeTime的主流脚本语言。本文将分享作者在dc/pt工具中使用Tcl的若干实用技巧。
以子程序（过程）为例，作为实现脚本自动化与维护的关键工具，其参数解析等操作往往令人困扰——开发者常需耗费大量时间处理流程性事务，而非专注于核心逻辑的实现。本文将通过Synopsys原生工具结合作者自研的辅助过程（procs），演示如何简化子程序创建与维护中的常规性事务。
当脚本存在错误却因工具执行时不回显命令而无法定位时，是否倍感挫败？本文将揭示如何修正这一工具层面的设计疏漏。此外，文中还将涵盖其他实用技巧与窍门。
4.《Working with PLLs in PrimeTime-avoiding the phase locked oops》：锁相环（PLL）在现代高速设计中至关重要，尤其在配置为时钟树插入延迟消除（IDC）模式时。然而，在PrimeTime中精确建模此类PLL的行为颇具挑战。本文探讨标准型与倍增型IDC PLL的基础建模技术、占空比建模方法、抖动与偏差特性，以及片上变异（OCV）效应的影响。针对经典的OCV/PLL过度悲观问题，文中将剖析其根源并提出多种解决方案，包括作者自主研发的新型处理技术。
5.《Getting DDRs write – the 1x output circuit revisited》：DDR SDRAM接口的时序分析（STA）存在显著挑战。多年来，各类SNUG论文中提出了基于约束驱动与基于模型驱动的两种分析方法。本文将以经典的1x时钟DDR写入电路为例，分别采用约束驱动方法、传统模型驱动方法以及作者改进的新型模型驱动方法进行时序分析，并详细探讨各类方法的优势与局限性。
6.《Where have all the phases gone》：PrimeTime支持多时钟并行传播机制，可在单次运行时完成多种操作模式的时序分析。本文将结合应用场景与操作实例，阐述多时钟传播的适用时机与实施方法，并介绍2006.06及2006.12版本中新增的若干功能特性——这些升级显著提升了多时钟传播机制的易用性。

puxiancheng

感谢分享

liqunxiong

感谢分享

dxl

感谢分享

Archetto1116

感谢分享

Newstyle

Good job！

tracy6969

thanks

student321

thanks

tom0626

感謝分享

minidust

thanks