数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 30091|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 3 4 5 6 789 10 11 12 ... 56 / 56 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 关于时钟切换的问题 ...2	xiaocui0725 2019-1-28	104680	杰克淡定 2021-7-13 11:55
[讨论] 读研方向选择soc还是加速器	lwf 2021-7-5	31731	aiqiongqiong 2021-7-9 10:36
[讨论] IC设计十年，这个账户12年，大家有啥想问的随便问，大牛路过就好，主要是新人们 ...2 3 4 5 6..13	rvisk 2017-12-15	12055043	lanse000 2021-6-28 22:37
[讨论] 数字设计的成长阶梯大讨论 ...2 3 4 5	qiang0204 2013-3-28	4424772	lanse000 2021-6-28 22:33
[讨论] 子模块之间时钟问题	wenfangsibao 2021-6-18	21253	心海的一滴泪 2021-6-19 22:27
[讨论] 不同的模块之间信号交互的典型例子都有哪些？	wenfangsibao 2021-6-18	61276	aizen_29 2021-6-19 11:44
[讨论] vcs的激励时钟停止翻转？	qazasdwsx 2015-8-1	31889	junnit 2021-6-16 15:36
[讨论] 呼吁一下，讨论区还是大家发表一些自己工作遇到问题和思考，不要总是堆砌资料！	rosshardware 2018-7-25	52259	张子玉 2021-6-12 07:43
[讨论] 自己写的DDR2控制器（含PHY）在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】 ...2 3 4 5 6..24	Timme 2012-8-10	239117806	芯星 2021-6-7 20:26
[讨论] DC综合时BLACK BOX的pin脚约束!!!!	harejavahill 2012-11-28	86441	月落小青青 2021-5-31 09:29
[讨论] DFT的测试覆盖率如何确定？	IC菜鸟无敌 2021-5-18	62932	快乐的菜鸡 2021-5-27 08:15
[讨论] 关于FPGA寄存器初始化的有感而发 ...2	林间醉梦 2017-9-11	105583	dqwuf2008 2021-5-22 19:17
[讨论] 总线的“物理内容”是什么？	wenfangsibao 2021-5-16	11073	gaurson 2021-5-17 17:54
[讨论] 一段双口RAM的代码，这两句话为什么不能删掉	chen3ten 2021-4-9	51645	chen3ten 2021-5-8 10:08
[讨论] 关于full/parallel_case以及unique/priority case使用	IC.Michael 2020-9-9	22222	yaha79479 2021-4-30 13:16
[讨论] 0in CDC	huanguestc002 2014-5-6	86542	chinaqu 2021-4-1 10:03
[讨论] 关于Xilinx Virtex-5！关于eMMC5.0！ ...2	baowenhit 2015-1-28	128486	cracker 2021-3-26 23:41
[讨论] 请问AMBA协议中经常提到的buffer具体是指什么	leine 2021-3-19	11598	asic_service 2021-3-19 22:15
[讨论] 有关AXI中narrow transfer的疑问	leine 2021-3-16	01793	leine 2021-3-16 21:56
[讨论] SDRAM和DDR2控制器编写 ...2 3 4	cpagm@qq.com 2015-7-9	3213202	lyflying 2021-3-11 10:41
[讨论] vivado传参	hitten 2021-3-8	62348	hitten 2021-3-10 09:37
[讨论] 为什么DFT中不把复位寄存器加入到扫描链中？	IC菜鸟无敌 2021-2-22	93083	IC菜鸟无敌 2021-3-1 15:45
[讨论] ultraedit verilog模板脚本	luoyanghero 2016-1-31	83019	徐常杭 2021-2-22 22:23
[讨论] FIFO你是自己写还是用IP？ ...2 3 4 5	psd0208 2014-2-25	4621311	sgt 2021-2-18 16:06
[讨论] 802.11的MAC层设计	simple_1010 2015-6-9	32349	kingmomo0007 2021-1-31 16:51
[讨论] AXI 总线疑问	494693243 2020-3-4	43467	kingmomo0003 2021-1-28 18:08
[讨论] 有简单的几句代码能够填满FPGA资源吗？	iyaowu 2021-1-15	32003	flyboy 2021-1-28 10:37
[讨论] 有关define_name_rules的使用	金角大王G 2021-1-27	11750	金角大王G 2021-1-28 09:01
[讨论] 使用过synplify premer 2018-06-sp1的小伙伴进来讨论下	zzj0329 2021-1-22	01754	zzj0329 2021-1-22 14:18
[讨论] 有没有搞硬件加速器的同学	qmdong 2020-10-12	42118	murphy522 2021-1-16 18:04
[讨论] get_cells -filter通配符问题	河源皮 2017-10-20	115221	schuang2364 2020-12-31 17:24
[讨论] 设计了一款IP核要卖给其他公司，交付时，如何加密封装？	IC菜鸟无敌 2020-12-25	72910	胖大海1991 2020-12-30 21:51
[讨论] 组合逻辑有没有必要复位？	linghuqiubai 2015-1-16	73869	dreamfly123123 2020-12-28 14:24
[讨论] LFSR一个时钟周期想跳转32个状态，怎样的实现方式既节约资源，速度又快？ ...2	半人小马 2016-9-25	105703	田宗艳 2020-12-25 11:22
[讨论] verilog取平均數	lewispoiuy 2020-12-23	53407	l13787908861 2020-12-24 11:16

1 ... 3 4 5 6 789 10 11 12 ... 56 / 56 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 30091|排名: 11

快速发帖

站长推荐 /2