数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 12 |主题: 30175|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 11 12 13 141516 17 18 19 ... 57 / 57 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 数字电路建模 - jchdl	wjcdx 2018-9-7	51810	wjcdx 2018-9-18 13:02
[讨论] Verilog缺少一个复合数据类型，如C语言中的结构体	wjcdx 2018-9-17	21761	huster 2018-9-17 14:52
[讨论] 新手最近做时序约束的一点总结	yingzck 2014-12-12	12938	yidingyaonvlia 2018-9-17 14:41
[讨论] FPGA设计中时序约束该怎么理解？	lhzh7 2018-9-7	42284	glace12123 2018-9-13 21:43
[讨论] 建模使用的是子集，验证使用的是全集	wjcdx 2018-9-13	01263	wjcdx 2018-9-13 11:19
[讨论] 调用IP核timequest的时候时序违例	谁枫而飘 2018-9-11	21289	谁枫而飘 2018-9-12 08:20
[讨论] jchdl - 门和开关层（GSL）	wjcdx 2018-9-8	11710	dcircuit 2018-9-11 13:43
[讨论] jchdl - 初次使用建立项目示例	wjcdx 2018-9-8	11668	dcircuit 2018-9-11 13:42
[讨论] jchdl - GSL Port	wjcdx 2018-9-10	11363	dcircuit 2018-9-11 13:42
[讨论] 拨开云雾-Verilog是个大杂烩（中性）	wjcdx 2018-9-7	51671	dcircuit 2018-9-11 13:41
[讨论] jchdl - RTL	wjcdx 2018-9-11	11453	dcircuit 2018-9-11 13:40
[讨论] fomality 卡住	河源皮 2018-9-4	31546	河源皮 2018-9-5 14:04
[讨论] 综合的时候，如果有多个模式，scripts怎么写？	badegg3 2018-8-23	51601	fhy420462303 2018-9-1 10:04
[讨论] pc向pcie设备写数据时，是直接写到pcie设备的bar空间里吗？	weidem 2018-8-31	11800	weidem 2018-8-31 11:18
[讨论] 请教高人PCIE有效带宽计算问题	xuewq353 2010-12-2	713808	xduan23 2018-8-26 11:46
[讨论] dc时的时钟问题	xiaozh 2018-8-16	52164	xiaozh 2018-8-24 18:56
[讨论] 关于芯片gate级仿真的问题 ...2	huanguestc002 2013-8-2	124192	XAUT-海洋 2018-8-24 16:37
[讨论] 超前进位加法器的问题	勇敢的小牛 2018-7-20	21633	orlye 2018-8-15 17:46
[讨论] 什么是 “High Speed” Logic Design	csgood 2018-8-8	52492	fhy420462303 2018-8-14 16:52
[讨论] maxv的UFM和CFM怎么个用法	ZHANGHUAFENG 2018-8-12	22402	ZHANGHUAFENG 2018-8-14 09:40
[讨论] Xilinx动态局部可重构技术的应用前景？	时光机器人 2018-8-1	01185	时光机器人 2018-8-1 15:29
[讨论] #time延时处在不同位置的作用与区别	艾克0928 2018-7-16	62325	艾克0928 2018-7-19 20:37
[讨论] 业界实现硬件木马检测的基本前提	petrel87 2018-7-12	11362	petrel87 2018-7-13 23:08
[讨论] quartus调用ROM时，读出的值与mif文件不一致	小坤坤帅 2018-7-2	42297	小坤坤帅 2018-7-3 11:18
[讨论] 不知大家目前最先进工艺到多少??	andy2000a 2018-6-19	21434	dcircuit 2018-6-19 20:36
[讨论] chipscope时钟设置问题	grace-luo 2018-6-4	01390	grace-luo 2018-6-4 10:58
[讨论] AXI调试DDR简要说明	浪海 2018-6-1	11839	浪海 2018-6-1 09:49
[讨论] 学习fpga是否需要看《信号与系统》？ ...2	cyberly 2012-9-17	135589	gothlinking 2018-5-31 15:29
[讨论] altera同xilinx的serdes能通信吗？	chaoyangtianxia 2018-5-23	11735	schottky163 2018-5-24 16:24
[讨论] PCI Express DMA Back-End Core (NWL)	chen851112 2013-9-24	44158	ayamitek 2018-5-24 10:21
[讨论] EZ-USB-FX3的使用	mysoul 2018-4-3	43393	mysoul 2018-5-22 21:13
[讨论] axi 仲裁的规则？	chaoyangtianxia 2018-5-15	12119	chaoyangtianxia 2018-5-16 08:39
[讨论] 【求助】questasim无法使用verdi3的动态库生成fsdb文件 ...2	牛虻 2014-6-5	105668	yangdabao0529 2018-5-14 12:45
[讨论] 赛灵思的SDSOC好用么？	duge0413 2018-5-8	31569	reptilian99 2018-5-10 00:57
[讨论] 读写速率不匹配而且不能中断的异步FIfO如何设计	295953710 2018-5-4	82597	为什么啊 2018-5-9 20:11

1 ... 11 12 13 141516 17 18 19 ... 57 / 57 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 12 |主题: 30175|排名: 11

快速发帖

站长推荐 /2