数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 18 |主题: 30168|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 862 / 862 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2024-2-27

[讨论] 考虑到模拟ip无法标准化，无法正常交易，准备全面转向提供数字ip设计/验证服务了 New	j1j1j1 前天 10:51	5231	rvisk 半小时前
[求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达 ...2 3 4 5 6..18	komatsu001 2016-10-27	175112181	Trlest 半小时前
[讨论] 一片FPGA芯片能例化几个ILA,MMCM,PLL和VIO？？？？？？ New	scutlee 2 小时前	133	Wade_ 1 小时前
[原创] NVMe over PCIe 逻辑加速引擎 New	xianuser 1 小时前	028	xianuser 1 小时前
[求助] 成都芯原GPU设计岗 VS 深圳汇顶数字验证岗 ...2 3	红枫 2016-10-11	2917951	IcerVictor 2 小时前
[资料] Cortex M0 + USB2.0 IP SOC设计例程 New	dodoee 4 小时前	1101	Xunuoo 2 小时前
[资料] 《用于VLSI模拟的小尺寸MOS器件模型理论与实践》，电子书下载 ...2	qaaz 2020-12-8	185793	VicWang 2 小时前
[求助] fpga New	UHYGVYUUYV 昨天 20:46	273	霍格沃兹 3 小时前
[讨论] 作为IC设计的你，实际coding的时间占你工作时间的多少？ ...2	Mr.F_zyd 2023-10-18	153696	weimej33 4 小时前
[原创] 数字IC设计，硕士3年（本科4年）经验，月薪	helloamigos 2024-1-3	93974	bin_bingo 4 小时前
[讨论] 多少bit的寄存器加ICG比较好？？ New	scutlee 4 小时前	042	scutlee 4 小时前
[讨论] FPGA的GPIO New	scutlee 昨天 23:53	6147	scutlee 4 小时前
[调查] 数字IC设计硕士年收入起薪调查，自2020年起~ ...2 3 4 5 6..7	杰克 2021-7-10	6433647	wangchenglong 5 小时前
[求助] technology defined minimum cell pin width - [已解决] New	Pacific-Feng 前天 15:53	1104	ebyee 7 小时前
[求助] DC综合在Area Optimization时崩溃The tool has just encountered a fatal error New	openbox 昨天 10:41	169	ebyee 7 小时前
[调查] FPGA/数字IC从业人员大家更倾向于定居哪个城市 ...2 3 4	senasdf 2022-7-19	3314577	binnq 8 小时前
[资料] New Crack MentorGraphics HDS_2021、Precision 2020、Modelsim 2021、QuestaSim 2021 ...2 3 4 5 6..7	ricvadim 2022-1-31	6811915	ic886 昨天 23:59
[求助] 请问我用蒙特卡洛仿真，单独仿真OTA失配和加上斩波后OTA失配不变是什么原因呢？ - [悬赏 30 信元资产] New	intentydh 昨天 23:09	099	intentydh 昨天 23:09
[求助] ICG综合时序违约 New	南波湾001 昨天 21:15	075	南波湾001 昨天 21:15
[原创] FPGA画时序 visio几个常用的库 ...2 3 4	gyx3598 2021-5-13	307274	ic886 昨天 21:13
[原创] 关于NVIDIA的智能模块NVDLA（深度学习加速器） ...2 3 4	CKlover 2018-3-8	3616263	ic886 昨天 20:41
[讨论] vivado 的ILA不在最顶层例化可以吗 New	scutlee 昨天 15:36	173	waniwa 昨天 19:42
[求助] win版debussy 5.4v9如何同时打开多个分段fsdb文件？ - [悬赏 500 信元资产] New	teclgq 3 天前	2156	teclgq 昨天 19:02
[求助] synplify SCOPE编辑fdc约束文件无法设置针对子module的约束 New	h2o_freely 昨天 14:21	254	h2o_freely 昨天 17:28
[统计] 你是用VHDL还是用Verilog HDL？ ...2 3 4 5 6..88	buley 2011-9-8	878195312	binnq 昨天 16:47
[资料] Design Complier入门之84问 ...2	small5 2016-8-25	188518	cmmjava 昨天 15:38
[原创] PCIE x4 Gen2 高速数据传输，包括所有源代码，驱动和PC端程序 ...2 3 4 5 6..309	gvi-tech 2015-12-21	3090310651	人皆所向昨天 14:01
[资料] 【分享电子书】新一代通用视频编码H.266VVC：原理、标准与实现 ...2	zywttt 2024-1-26	14787	wpz123 昨天 13:57
[资料] SoC设计指南：基于Arm Cortex-M（英文版）	feielai 2024-3-29	9589	wpz123 昨天 13:38
[资料] FPGA至简设计原理与应用	liguchu 2024-4-26	6306	wpz123 昨天 13:29
[讨论] clock gate 的 enable 信号需要同步吗？？ New	scutlee 前天 17:04	2119	scutlee 昨天 09:56
[讨论] vivadode vio和ila是什么关系？？ New	scutlee 前天 10:20	188	shiyinjita 昨天 09:45
[资料] 数字电子技术基础阎石第5版高清PDF带目录	13261887255 2022-7-15	71793	dmf336 昨天 09:27
[讨论] 对于1bit信号,例如复位信号取反，使用 ~ 还是 ! ...2 3 4 5	PayPal 2022-7-22	478982	yuanpin318 前天 17:26
[讨论] 数字设计的你们都在用什么编辑器做coding呢 ...2 3	茶艾 2023-11-22	222549	kl_upc 前天 16:15

12 3 4 5 6 7 8 9 10 ... 862 / 862 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 18 |主题: 30168|排名: 8

快速发帖

浏览过的版块

站长推荐 /2