数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30093|排名: 18

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 2 345 6 / 6 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[解决] 编译Xilinx的secureip库，VCS参数的设置	payne_shu 2014-1-15	44414	albertcdy 2016-1-28 18:23
[解决] FPGA配置时间请教	qd0090 2014-1-7	83379	icey09 2015-3-16 14:31
[解决] FPGA该怎么学	Neio 2013-12-4	01508	Neio 2013-12-4 18:34
[解决] 在建立MicroBlaze时遇到问题(SDK中)下载FPGA程序出错	du520xi 2013-10-11	64253	西南山谷 2020-8-10 16:23
[解决] FPGA IP核可以把配置FLASH当作像单片机那样的存储程序的FLASH从里面取指令执行吗？	huarobust 2013-9-4	11573	llyjy 2013-9-8 10:47
[解决] CIC滤波器谁做过啊	dreamings 2013-9-3	84229	wlliamwang 2015-5-15 21:40
[解决] 【下载杀毒软件2013】诺顿豪华全能特警支招	不懂寒暄 2013-8-7	01336	不懂寒暄 2013-8-7 05:56
[解决] 关于synopsys的scl 11.4在ubuntu10.04中的安装问题 ...2	daileyu 2013-6-3	146457	Traviss 2020-3-6 13:14
[解决] VCS 仿真自己停了，按【ctrl+c】后，出现Warning和Error信息，请高手分析原因！	wl1314 2013-5-7	01805	wl1314 2013-5-7 14:59
[解决] Altera USB Blaster Driver in Windows 8	awei1206 2013-4-14	13286	uestc_cjh 2013-4-17 10:12
[解决] pre_layout dc和pt生成的sdf文件+网表进行vcs仿真结果不同	flyingsheep 2013-4-1	210400	hbyu 2013-4-2 22:24
[解决] 布图布线前 pt生成的sdf文件无法正确sign_off的问题 ...2	flyingsheep 2013-4-1	179586	ningyuan198 2016-12-16 09:59
[解决] formality形式验证的必要性	flyingsheep 2013-3-28	98130	Gary.wang 2013-4-7 12:25
[解决] 循环路径的时序约束 ...2	flyingsheep 2013-3-27	145785	znn04006518 2013-12-24 17:02
[解决] modelsim没法运行，谁能帮忙解决一下？？？？	飘零久矣 2013-3-10	31531	qiudanyi1 2013-3-10 21:53
[解决] verilog 仿真时间求余数问题	教父 2013-3-8	24645	教父 2013-3-11 20:43
[解决] ZYNQ7020硬件设计	martin.lei2012 2013-3-7	03664	martin.lei2012 2013-3-7 22:37
[解决] 基于FPGA高精度TDC设计 ...2 3 4 5 6..7	coyoo 2013-2-18	6440034	霍格沃兹 2022-5-9 16:40
[解决] 怎么看fpga里map&route的详细信息？	284294022 2012-12-5	31812	284294022 2012-12-5 14:00
[解决] 怎么样阅读fpga综合生成的文件？	284294022 2012-12-3	04401	284294022 2012-12-3 11:12
[解决] 请问数据缓冲之后综合频率下降的原因	huarobust 2012-11-28	11757	yp19890718 2012-11-28 17:03
[解决] linux 下安装modelsim license error问题 ...2	A_B_C_D_1 2012-11-22	187021	孙田雨 2016-5-31 15:33
[解决] 问一个综合成门级网表的问题	284294022 2012-11-20	32570	cxl666 2012-11-21 22:07
[解决] 请教XILINX时序约束器的问题！	colorjun 2012-11-10	23251	colorjun 2012-11-11 00:06
[解决] 求IUS92通过verdi2009 如何导出fsdb文件？？？？？？？——（问题以解决）	清水一杯 2012-11-7	911659	wlmwxm 2017-9-27 10:35
[解决] Modelsim SE 10.0d （vish-4101）Modelsim No objects found matching‘*’的解决	husthuige 2012-10-28	36464	lxjucdos124 2016-7-14 16:43
[解决] Quartus II MegaWizard Plug-in Manager 真是婊..	keyway 2012-10-24	39594	keyway 2012-10-24 14:25
[解决] Quartus ii 时序约束了,真的变稳了吗?	keyway 2012-10-23	32958	yc7722008 2013-12-18 00:36
[解决] DSP烧写遇到的问题！	liming_0521 2012-9-5	01950	liming_0521 2012-9-5 15:37
[解决] 使用ets中的ptm提取.lib 模型库的问题 - [悬赏 200 信元资产]	603038276 2012-8-15	02560	603038276 2012-8-15 10:33
[解决] eeprom的一个单元电路没看懂，求指点	bookbike 2012-7-22	32084	ralphtw 2014-10-15 20:18
[解决] 求教一下design_vision读入rtl代码后只能看symbol，不能看schematic的问题	easelive 2012-7-18	32572	easelive 2012-7-19 14:22
[解决] 数字ic前端实习生	lifm2010 2012-7-3	23127	lifm2010 2012-7-3 16:40
[解决] 频率的问题	hhc789 2012-6-14	82777	dengtyu 2012-6-27 16:25
[解决] 时钟分频	lizhaohong520@ 2012-5-31	32284	lizhaohong520@ 2012-6-1 16:43

1 2 345 6 / 6 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30093|排名: 18

快速发帖

站长推荐 /2