设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 30089|排名: 13 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
悬赏 [原创] ncvlog 如何编译vivado2019的ip库 - [悬赏 50 信元资产] attach_img a64thlon 2022-1-25 31662 a64thlon 2022-1-27 11:29
[原创] 画数字时序图的visio库 attachment  ...2 xcan2012 2022-1-25 153332 monixiaobai 2022-4-28 13:36
[原创] verilog中的escape \ 的signal通常用在什么情况下 EDAStar 2022-1-7 51582 EDAStar 2022-1-20 09:14
[原创] vivado原型验证环境问题总结 IC.Michael 2022-1-5 12517 IC.Michael 2022-1-9 11:25
[原创] ADC/DAC, MIPI,DDR,LPDDR,Ethernet PHYs, PCIE,USB, HDMI, PLL etc.. iamtony 2022-1-5 01442 iamtony 2022-1-5 09:08
[原创] 基于NVME 1.3d协议 的 BRAM上实现NVMe Host IP xianuser 2022-1-1 01165 xianuser 2022-1-1 21:02
[原创] 用于仿真噪声注入时的正态（高斯）分布随机序列发生器IP attach_img innovation 2021-12-29 31866 innovation 2022-1-1 00:51
[原创] 视频：《致新晋工程师》 asic_service 2021-12-22 01542 asic_service 2021-12-22 15:17
[原创] 请教大家，fpga怎么实现延时计数器比较好？ american007 2021-12-21 31595 american007 2021-12-22 00:17
[原创] Seeking PrimePower_vO_2018 mohamedsaber 2021-12-10 11411 xuwenbing 2021-12-10 11:16
[原创] $readmemh 用vcs编译时如何加载文件 doukuaiwangle 2021-12-8 51650 doukuaiwangle 2021-12-14 23:20
[原创] Xilinx FPGA的CCLK时钟频率 attach_img innovation 2021-11-30 72158 innovation 2021-12-3 15:59
悬赏 [原创] ZYNQ的AXI_HP的问题 - [悬赏 10 信元资产] kangliyu 2021-11-12 21721 kangliyu 2021-11-19 11:30
[原创] systemverilog 1800-2017用户手册 attachment qwe2508 2021-11-8 11355 student321 2021-11-8 21:53
[原创] 基于Zedboard和ov5642实现视频采集及VGA输出 attach_img dodoee 2021-11-7 11400 dodoee 2021-11-10 13:06
[原创] DC综合时，寄存器不稳定的复位逻辑报错 新人帖 echo123 2021-10-29 41711 innovation 2022-1-12 20:11
[原创] MIPI协议 attach_img rainy112358 2021-10-29 01918 rainy112358 2021-10-29 11:30
[原创] 这家FPGA“小公司”凭什么可以与赛灵思和英特尔两大巨头正面对决？ attach_img jackzhang 2021-10-28 31727 jackzhang 2021-10-29 17:25
[原创] 难道某些人可以合法地破解Xilinx的IP了？ attach_img  ...2 innovation 2021-10-27 174165 ahmad.reda2019 2022-2-26 16:25
[原创] RTL Coding Guide 新人帖 luofei2017 2021-10-27 01481 luofei2017 2021-10-27 08:51
[原创] 有谁知道ZCU111的外部时钟如何配置吗 新人帖 菜鸟学习fpga 2021-10-21 01263 菜鸟学习fpga 2021-10-21 10:56
悬赏 [原创] ubuntu18.04的questasim10.7c的问题 - [悬赏 50 信元资产] attach_img kangliyu 2021-10-17 54116 niejun0922 2022-4-4 13:10
[原创] AHB_burst传输相关问题 新人帖 MrJokerH 2021-10-15 21560 MrJokerH 2021-10-15 17:28
[原创] 关于Quartus和modelsim使用宏文件定义报错 attach_img lkycamel 2021-10-11 31509 lkycamel 2021-10-13 18:30
[原创] WIN下使用Synopsys docker使用指南 attach_img 空白MAX 2021-10-10 53473 火锅煮冒菜 2023-9-13 17:49
[原创] Verilog练习网站 新人帖 神兽之花 2021-10-7 61967 eatstar 2021-10-8 15:43
[原创] 【咨询】memory compiler生成的sram时序不对【已解决】 新人帖 attach_img zuobozb 2021-9-30 61722 神兽之花 2021-10-9 09:18
[原创] DDR3 IP核仿真 attach_img pengyouxiaohui 2021-9-29 41642 lans0625 2021-10-2 08:55
[原创] 《IEEE 1588v2.1-2019》 attachment  ...2 艾艾小阳 2021-9-28 103267 chenhang99 2023-11-27 16:41
[原创] UART基础与面试问题 attach_img littbi 2021-9-22 21807 舀二两爱 2021-10-14 16:32
[原创] Disassembly on ARM designstart simulation attachment lincons 2021-9-17 41575 tmd007 2021-10-9 11:00
悬赏 [原创] IC设计方向选择（SOC和IP） - [悬赏 20 信元资产]  ...234 l6557088 2021-9-8 357489 xuyifan 2024-3-24 21:29
[原创] 可视化EDA开发工具 attach_img  ...2 micbot 2021-9-8 113658 Johnmc104 2021-9-16 15:51
[原创] [USF-XSim-62]关于Vivado综合、生成通过，无法仿真的问题 PayPal 2021-9-7 02252 PayPal 2021-9-7 17:45
[原创] Need Synopsys Primetime 2018 prabakaran_vlsi 2021-9-7 11734 失重wlq 2021-9-7 11:11
下一页 »
1 ...45678910111213... 73下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 15:12 , Processed in 0.028391 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块