数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30143|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 3 4 5 6 789 10 11 12 ... 57 / 57 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] TDC设计 ...2	xylion 2016-4-7	188436	cceenn 2021-9-15 09:59
[讨论] vcs后仿真中如何避免X值？	河源皮 2017-11-28	76466	ClancyLee 2021-9-11 14:09
[讨论] 异步复位同步释放 ...2	mysoul 2017-12-18	126750	innovation 2021-9-6 01:35
[讨论] ads1278开发	yirixian 2014-8-11	92671	nini816 2021-9-3 13:16
[讨论] DFT扫描链中端口scan_en可以复用么？？	雨打溪风 2011-1-27	75634	皮蛋不Q 2021-8-26 13:26
[讨论] 跨时钟域FIFO的老话题：快时钟域的地址信息如何同步到慢时钟域？ ...2 3 4 5	sharpwinner 2012-10-25	4629924	durbin 2021-8-22 15:56
[讨论] vivado 综合引导语句	fengbohan1 2021-8-5	31608	fengbohan1 2021-8-20 16:03
[讨论] 系统高速与低速工作时，时钟无毛刺切换	liulanger666 2021-8-13	92575	innovation 2021-8-15 18:19
[讨论] verilog源码有什么软件可以扰乱信号名吗？	pptmaker 2021-7-30	21873	pptmaker 2021-8-14 15:54
[讨论] 一直都在做ARM CPU核其他IP的系统集成，会不会废掉 ...2	mysoul 2021-8-3	103913	myl 2021-8-12 17:58
[讨论] 国产FPGA应用份额如何？	chunk998 2021-2-5	41856	fire_tree_us 2021-8-11 09:23
[讨论] ATPG流程时覆盖率太低是由MBIST导致，怎么解决	IC菜鸟无敌 2021-7-30	11606	greatao 2021-8-6 17:17
[讨论] 1 ...2	jacky_mx 2020-4-9	177423	cuiyu1981 2021-8-2 16:10
[讨论] 跨时钟域数据缓冲传输计算相关问题	Franz_L 2021-7-30	31872	y23angchen 2021-8-2 09:59
[讨论] TI ads1278项目开发	nini816 2021-7-27	01256	nini816 2021-7-27 11:10
[讨论] 【yosys】开源eda综合软件yosys，是不是不需要时序约束文件	spiral 2021-7-18	11841	spiral 2021-7-24 09:48
[讨论] 关于总线低功耗及异常保护	IC.Michael 2020-8-25	42481	y23angchen 2021-7-21 11:52
[讨论] 求教 ddr 基本概念	lltmx1019 2012-10-25	52606	jasongeng 2021-7-20 10:34
[讨论] ICG enable signal 是怎样设计的？	wenfangsibao 2021-7-1	11399	fiser 2021-7-14 18:42
[讨论] 关于时钟切换的问题 ...2	xiaocui0725 2019-1-28	104757	杰克淡定 2021-7-13 11:55
[讨论] 读研方向选择soc还是加速器	lwf 2021-7-5	31755	aiqiongqiong 2021-7-9 10:36
[讨论] IC设计十年，这个账户12年，大家有啥想问的随便问，大牛路过就好，主要是新人们 ...2 3 4 5 6..13	rvisk 2017-12-15	12055381	lanse000 2021-6-28 22:37
[讨论] 数字设计的成长阶梯大讨论 ...2 3 4 5	qiang0204 2013-3-28	4424930	lanse000 2021-6-28 22:33
[讨论] 子模块之间时钟问题	wenfangsibao 2021-6-18	21274	心海的一滴泪 2021-6-19 22:27
[讨论] 不同的模块之间信号交互的典型例子都有哪些？	wenfangsibao 2021-6-18	61300	aizen_29 2021-6-19 11:44
[讨论] vcs的激励时钟停止翻转？	qazasdwsx 2015-8-1	31920	junnit 2021-6-16 15:36
[讨论] 呼吁一下，讨论区还是大家发表一些自己工作遇到问题和思考，不要总是堆砌资料！	rosshardware 2018-7-25	52280	张子玉 2021-6-12 07:43
[讨论] 自己写的DDR2控制器（含PHY）在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】 ...2 3 4 5 6..24	Timme 2012-8-10	239118270	芯星 2021-6-7 20:26
[讨论] DC综合时BLACK BOX的pin脚约束!!!!	harejavahill 2012-11-28	86500	月落小青青 2021-5-31 09:29
[讨论] DFT的测试覆盖率如何确定？	IC菜鸟无敌 2021-5-18	63003	快乐的菜鸡 2021-5-27 08:15
[讨论] 关于FPGA寄存器初始化的有感而发 ...2	林间醉梦 2017-9-11	105755	dqwuf2008 2021-5-22 19:17
[讨论] 总线的“物理内容”是什么？	wenfangsibao 2021-5-16	11084	gaurson 2021-5-17 17:54
[讨论] 一段双口RAM的代码，这两句话为什么不能删掉	chen3ten 2021-4-9	51671	chen3ten 2021-5-8 10:08
[讨论] 关于full/parallel_case以及unique/priority case使用	IC.Michael 2020-9-9	22242	yaha79479 2021-4-30 13:16
[讨论] 0in CDC	huanguestc002 2014-5-6	86635	chinaqu 2021-4-1 10:03

1 ... 3 4 5 6 789 10 11 12 ... 57 / 57 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30143|排名: 8

快速发帖

站长推荐 /2