设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论
收藏本版 (97) |订阅

IC验证讨论 今日: 0|主题: 6694|排名: 22 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 什么仪器能得到输入信号的频率随时间的变化曲线 attach_img 囧景 2014-12-9 11507 grow 2014-12-11 19:42
[求助] formality问题 gbsid 2014-12-11 01407 gbsid 2014-12-11 16:55
[求助] formality比较失败 gbsid 2014-12-11 01393 gbsid 2014-12-11 15:18
[求助] formality比较失败 gbsid 2014-12-10 01523 gbsid 2014-12-10 10:53
[求助] uvm_analysis_fifo 6862478 2014-6-13 94480 canima 2014-12-9 17:55
[求助] 在下求求各位大虾帮解决一下cadence ic610 license问题啊 attach_img mz1989 2010-12-17 32377 Charless 2014-12-9 17:49
DC中关于setup time与holdon time的说明 attachment  ...23456..7 pmi 2009-1-7 6514481 raindroper 2014-12-9 17:33
[求助] 简单的Flip_flop测试例做formality错误 yanpeace 2014-12-9 01973 yanpeace 2014-12-9 15:01
[求助] Formality: 求助脚本传参写法 yanpeace 2014-12-8 42351 yanpeace 2014-12-9 13:08
[求助] 怎么对一个存储器的控制进行验证，我只想要验证的思路 曦玄 2014-12-9 01457 曦玄 2014-12-9 11:40
[求助] uvm_driver如何对模块内部信号强制赋值 dongdongic 2014-12-5 43712 yamahill 2014-12-9 10:19
[求助] Formality:read_verilog的-vcs设定的引号变量写法 yanpeace 2014-12-8 11970 bob-yang 2014-12-9 10:12
[求助] uvm virtual sequence tmcb 2014-12-1 41907 seabeam 2014-12-9 09:08
[求助] 为何每个class定义里面都有一个new函数？这个函数的作用 mil818 2014-12-8 31515 mil818 2014-12-8 20:37
[求助] 为何每个class定义里面都有一个new函数？这个函数的作用 mil818 2014-12-8 31309 mil818 2014-12-8 17:23
[求助] UVM中port, export, imp是什么关系啊？  ...2 lvbuwei20040815 2011-8-24 168582 stephendong 2014-12-8 10:35
[求助] UVM求助 attach_img  ...2 kangsongsong 2014-11-4 104237 shimuzhou 2014-12-5 20:57
[求助] 有关UVM宏的问题 stephendong 2014-11-10 82453 shimuzhou 2014-12-5 20:55
[求助] 关于sv中对象的创建 attach_img gbsid 2014-11-17 42010 shimuzhou 2014-12-5 20:36
[讨论] 展讯_芯片封装的协同设计_这个岗位怎么样？ 风帆魅影 2014-10-31 43511 shimuzhou 2014-12-5 20:27
[求助] canden中自带analoglib库的仿真文件.csc放在哪 大官人 2014-11-24 11563 shimuzhou 2014-12-5 20:02
[求助] 怎样在Linux下安装与破解modelsim10.0 spchopper 2014-11-24 12193 shimuzhou 2014-12-5 20:01
[求助] makefile如何做字符串的拆分？？ allencherry 2014-11-22 78148 shimuzhou 2014-12-5 19:39
[求助] 如何用C语言写verilog的testbench的输入激励？ 北城以南 2014-12-1 43420 shimuzhou 2014-12-5 19:24
[讨论] writing testbench看起来好吃力。。。 thanksoar 2011-10-11 85659 shimuzhou 2014-12-5 19:09
[求助] 求助 sv如何定real型inout端口 xue_colin 2014-12-4 22704 shimuzhou 2014-12-5 19:05
[求助] 一个vcs编译核文件里glbl的问题 zhouchaozinc 2013-12-5 12156 csqorpheus 2014-12-5 13:33
[求助] questasim 对 interface 的支持 attachment nju044 2012-10-23 83253 shimuzhou 2014-12-5 11:09
[求助] 关于systemverilog的使用 attach_img  ...2 Dylanqi 2011-4-19 166066 shimuzhou 2014-12-5 11:03
[求助] UVM：Sequencer send_request not able to put to fifo tmcb 2014-12-3 32994 tmcb 2014-12-4 21:21
[求助] 求助：Formality报错误： 'glbl.GTS' is not supported for synthesis yanpeace 2014-12-4 21913 yanpeace 2014-12-4 15:40
[求助] SV里initial与变量定义logic的问题 liyandong1216 2014-12-4 12253 A1985 2014-12-4 11:43
[求助] UVM interface中例化module报错 allencherry 2014-11-24 42552 wangxiangru2000 2014-12-3 19:41
[求助] 1.27mm pitch 2x20 wirejumper。 attach_img 051021031 2014-12-1 11994 051021031 2014-12-1 23:38
[求助] 关于后仿真的问题 大暗黑天 2014-11-13 42366 diyangguang 2014-12-1 20:43
下一页 »
1 ...126127128129130131132133... 192下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-21 03:10 , Processed in 0.026556 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块