在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2312|回复: 1

[求助] SV里initial与变量定义logic的问题

[复制链接]
发表于 2014-12-4 11:22:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在验证当中遇到个问题,突然有点困惑,虽然解决但是不知道原理,求大神启发一下。
7 ///monitors MCU I-BUS.                                          
78 initial forever @(posedge `MCU_TOP.clk)                          
79     if(soc_cfg[1][0] && `MCU_TOP.slv_iHReady)begin               
80         logic trans;                                             
81         logic [31:0] addr;                                       
82         logic [1:0] hsize;                                       
83         if(trans)                                                
84             $display("@%0t:\tread  %0d\t0x%8h\t0x%8h",$time,hsize
,addr,`MCU_TOP.slv_iHRData);                                    
85         addr=`MCU_TOP.cpu_iHAddr;                                
86         trans=`MCU_TOP.cpu_iHTrans[1];                           
87         hsize=`MCU_TOP.cpu_iHSize[1:0];                          
88     end      

env里定义的这个部分,在initial后在定义变量logic,编译没有错,但是display没有触发 。
只有把logic搬到initial块以外才可以运行。
这其中SV的原理是什么?
发表于 2014-12-4 11:43:41 | 显示全部楼层
一个是默认initial 的赋初值,一个是变量初值,不会有事件产生。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 15:19 , Processed in 0.025986 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表