在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 基于PLL的CDR Verilog-A建模求助 attach_img CuiBing 2015-11-1 24333 winterbeaten 2015-11-1 19:39
[求助] cadence 电感不能调是什么原因? attach_img 无为编码HF 2015-10-31 22502 无为编码HF 2015-11-1 18:37
[求助] 模拟设计从逆向到正向的路有多长? digest  ...234 lu19891116 2013-9-15 3515733 semico_ljj 2015-11-1 16:50
[求助] 设计cascode管宽长比和过驱动电压时需要保证和输入管流过的电流相等吗? hiwzy 2015-10-29 42090 hiwzy 2015-11-1 12:27
[求助] 求助有关巴克豪森准则中的环路增益问题 wtj803 2015-10-26 12762 lovekeduo 2015-11-1 03:02
[求助] 求助~阶跃响应时间与什么有关? 熊仔360 2015-10-27 42335 lovekeduo 2015-11-1 02:40
[求助] 基础问题:放大器的噪声分析 求助 attach_img 大菠萝 2015-10-31 23578 大菠萝 2015-10-31 20:52
[转贴] 电子工程师的道德基准线 semico_ljj 2015-10-23 22553 kingyuan 2015-10-31 16:39
悬赏 [调查] VGA仿-1dB压缩点的时候,输入port的frequency应设多少? - [已解决] attach_img istart_2002 2015-10-13 32891 istart_2002 2015-10-31 10:36
悬赏 [原创] 这个rc振荡器的比较器的比较电平vcm是怎么产生的? - [已解决] attach_img istart_2002 2015-9-27 22457 Yune 2015-10-30 17:46
[求助] 请教,带隙基准的仿真问题求助啊。。大神 attach_img  ...2 捏捏 2014-5-18 108944 Luxuchang 2015-10-30 16:50
[求助] 关于ADC的几个疑问? lf152 2015-10-29 42049 lonerinuestc 2015-10-30 12:36
[求助] 关于buffer噪声的界定 attach_img 小猫做电路 2015-10-29 12123 jeel_pku 2015-10-30 11:21
[求助] 求CSMC05MS的PDK  ...2 qiulinfeng 2011-2-4 135613 xihi5400 2015-10-30 10:51
[求助] 瑞芯微电子模拟ic上海研发实力氛围如何?求助前辈们! azeee 2015-10-28 12329 azeee 2015-10-29 22:15
[求助] 跨电源域Anti-parallel-diode放置位置 jzr1989 2015-10-29 22263 jzr1989 2015-10-29 21:56
[求助] 跨电源域Anti-parallel-diode放置位置 jzr1989 2015-10-29 01907 jzr1989 2015-10-29 21:54
[求助] 跨电源域Anti-parallel-diode放置位置 jzr1989 2015-10-29 01605 jzr1989 2015-10-29 21:53
[求助] agc测试求助 attach_img weixiao_1982 2014-6-26 74690 spicevision 2015-10-29 20:13
悬赏 [求助] 再求几篇功放论文 - [已解决] attachment  ...2 天牛不唱歌 2015-10-29 174600 天牛不唱歌 2015-10-29 18:57
[原创] 请教:关于cadence中smic库mos管参数设定的问题 weixiaoke815 2011-12-1 915358 qiushao 2015-10-29 15:06
[求助] 衬底电阻怎么计算 zhangtaoqiqi 2015-10-29 02412 zhangtaoqiqi 2015-10-29 14:36
[求助] 请教下做板级的电源好,还是芯片级的电源好  ...2 ysryhome 2015-10-27 165119 hszgl 2015-10-29 12:58
[求助] 關於設計好的OP接成unit gain buffer attach_img few1121 2015-10-27 54291 totowo 2015-10-29 12:09
[求助] 求助!!!!设计电路进行计算时,发现仿真测得的数据为啥与计算值相差很大, 周文贤 2015-3-14 83398 Roy-yu 2015-10-29 01:07
[求助] 用74LS83设计一个两位BCD加法器 attach_img xp3233596 2015-10-28 12142 xp3233596 2015-10-28 21:29
[求助] virtuoso 下 layout 版图怎么做shrink 或者放大? zhujihan 2014-11-9 16073 dabing 2015-10-28 20:09
悬赏 [原创] 这个PEX的报错是什么意思? - [已解决] attach_img istart_2002 2015-10-28 22077 jiangtaojack 2015-10-28 20:04
[求助] 哪里可以下载到高速DSP主时钟电路的设计规格啊? danglang 2015-10-28 01346 danglang 2015-10-28 19:03
悬赏 [求助] 哪位好心人帮忙下几篇论文 - [已解决] attachment 天牛不唱歌 2015-10-28 11993 xiaoquanic 2015-10-28 18:32
[求助] 带隙基准的PSR attach_img 曹明喜 2015-10-26 85056 zhangtaoqiqi 2015-10-28 18:16
[求助] spectre调用veriloga出错求助 attach_img zhaoqin 2015-10-27 11891 zhaoqin 2015-10-28 17:42
[求助] 怎么样一个filter的群延时比较稳定,不敏感于工艺? bright_pan 2015-10-28 11980 vdslafe 2015-10-28 16:51
[求助] sigma delta ADC的corner仿真问题 happyvega 2015-10-22 82867 bright_pan 2015-10-28 16:33
[求助] 关于RedHat或CentOS的环境变量 liutao4343 2015-10-28 11629 david_reg 2015-10-28 15:21
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-8 00:26 , Processed in 0.115495 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块