请教各位专家，时钟路径上的电源噪声会逐级叠加吗？

tomcarrot · 发表于 2017-4-19 14:06:47

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 tomcarrot 于 2017-4-19 14:08 编辑

比如我有一个CLK_REF的时钟源，相噪曲线-110dBc@100Hz，-150dBc@1MHz等等等
经过好几级LDO供电的buffer，每个buffer由噪声不同的LDO单独供电
最后一级的CLK相噪是由这些LDO noise叠加而来的吗？

我这边仿真的结果是电源噪声不传递，每一级buffer输出只能看到自己电源的noise，感觉无法解释。。。

hzx85337856 · 发表于 2017-4-19 22:30:24

那你不加LDO看到的是什么呢？

tomcarrot · 发表于 2017-4-20 11:18:01

那你不加LDO看到的是什么呢？
hzx85337856 发表于 2017-4-19 22:30

登录/注册后可看大图

我觉得不加LDO没有任何意义吧
buffer肯定是用LDO供电的，我现在想评估的就是LDO noise对最终输出phasenoise的影响。。。。

hzx85337856 · 发表于 2017-4-20 22:46:54

回复 3# tomcarrot

我的意思是如果你不叫LDO，在buffer一边看到的phase noise和你输入有没有什么区别。因为即便不考虑LDO的噪声，buffer本身不是也会对PN有影响嘛

[求助] 请教各位专家，时钟路径上的电源噪声会逐级叠加吗？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。