VCO版图建议

microstudent · 发表于 2013-9-11 10:47:28

您需要登录才可以下载或查看，没有账号？注册

x

小弟在做一个大约1GHz VCO的layout, 发现之前的同事把VCO的delay cell画成下图的样子，所有的管离得都很远，而且金属线很长，MOS的栅极也没有做成叉指型的（导致寄生电阻大），我个人觉得这个版图不好，不知道各位大神觉得这样画是否有任何好处？谢谢！

microstudent · 发表于 2013-9-11 11:46:44

自己顶求建议

fuyibin · 发表于 2013-9-11 12:45:03

不怎么好，share source drain，可以减小面积，缩短连线，减小电阻和电容

china8894 · 发表于 2013-9-11 14:24:41

这版图画得也太烂了吧

fuyibin · 发表于 2013-9-11 18:02:59

有些人是天生没有layout的天赋，对图形的排列感觉不是很好

jiangqunqun · 发表于 2013-9-12 10:22:35

确实很烂

semico_ljj · 发表于 2013-9-12 11:07:21

没有好好规划

sunjianhui · 发表于 2013-11-6 22:34:53

长见识啦。

lz1860 · 发表于 2013-11-7 08:38:10

是哪个公司收这样的人才，我也想去

king0798 · 发表于 2013-11-21 14:20:31

烂的不行了

[求助] VCO版图建议