设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 求高手指点：关于cadence下面做verilog-AMS仿真 ...
123
返回列表 发新帖
楼主: zhangrenguo

[求助] 求高手指点：关于cadence下面做verilog-AMS仿真

[复制链接]
ccic
发表于 2016-4-21 15:51:17 | 显示全部楼层
回复 2# amodaman


    那对于IC61以上的版本，数模混仿必须用AMS了？自己只会一点spectreVerilog，看来真是学不完啊……
回复 支持 反对

举报

发表于 2017-4-21 13:58:05 | 显示全部楼层
学习中
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 12:12 , Processed in 0.014176 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表