EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31184|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 874 875 876 877878879 880 881 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


消除按键抖动有什么方法？ ...2	yinchb 2003-10-29	1010710	guanfree 2003-11-7 16:46
请问速度不够是什么原因啊？	palladium 2003-11-5	93255	洋洋 2003-11-7 13:34
如何使用ram	ndshyw 2003-11-5	43931	zhoujj 2003-11-7 08:53
关于复位信号还有点疑问	fanqiongjian 2003-11-6	32872	zhoujj 2003-11-7 08:14
定义成 INOUT std_logic；有什么规定吗？	fanqiongjian 2003-11-5	53315	dairlom 2003-11-6 22:35
请教一个关于用ip core生成的ram写入和读出的问题	davidleewei 2003-11-5	33487	davidleewei 2003-11-6 20:02
一个奇怪的问题	bluefire 2003-11-4	43267	lizhen7799 2003-11-6 17:02
各位作FPGA与CPLD的硬件调试环境	lizhen7799 2003-11-3	94959	superljc 2003-11-6 16:32
jianli报名	jianli 2003-11-6	12515	jianli 2003-11-6 10:56
大家讨论一下联盟的宗旨 (无内容) ...2	jackzhang 2003-9-25	114418	craftfox 2003-11-6 10:01
craftfox报名	craftfox 2003-11-6	03437	craftfox 2003-11-6 09:52
请问工艺是怎样影响设计的	mengly 2003-11-4	62982	greatrebel 2003-11-6 06:08
谁能告诉我以下电平规范	xjtanh 2003-11-5	33994	craftfox 2003-11-5 19:29
报名！	hjfncut 2003-11-5	02664	hjfncut 2003-11-5 19:05
关于VHDL模为3计数器设计一问！请大虾指点！！	wjccentury 2003-11-5	94149	palemoon 2003-11-5 13:12
这样写UART的控制逻辑关系是否可以？	fanqiongjian 2003-11-5	12566	goodhope 2003-11-5 13:03
[公告]目前为止的报名成员名单	bravelu 2003-10-30	84651	longerzhu 2003-11-5 06:13
modelsim p&r后仿真 ...2	handsome 2003-11-2	107268	handsome 2003-11-4 19:25
synplify安装出错	3650054 2003-11-3	22707	3650054 2003-11-4 18:50
ameicjm	ameicjm 2003-11-3	52969	江苏野马 2003-11-4 17:38
强烈建议开辟分论坛！	yunyt 2003-11-4	12349	jackzhang 2003-11-4 16:42
哪位对声卡有研究？	yunyt 2003-11-1	23107	yunyt 2003-11-4 16:27
mengly	mengly 2003-11-4	02479	mengly 2003-11-4 10:40
对epcs1烧写应该是*.pof文件？模式应该是那种？	3650054 2003-11-3	33647	秦俑 2003-11-4 10:33
IP核超频运行会出现什么情况	xjtanh 2003-11-3	43392	xjtanh 2003-11-4 10:23
PCI fifo问题	dragonyoo 2003-8-5	97589	catxdmm 2003-11-4 09:49
[公告]联盟报名再延长三天	bravelu 2003-11-3	02781	bravelu 2003-11-3 20:29
[公告]IP设计联盟报名确认信已发！	bravelu 2003-10-31	43325	bravelu 2003-11-3 20:26
也算我一个吧，wangxiaodong@oceanus.com.cn (无内容)	nethammer 2003-11-3	12401	nethammer 2003-11-3 19:31
用vhdl编程替换gal编程的问题	fanqiongjian 2003-11-3	53188	fanqiongjian 2003-11-3 14:34
报名	shasd 2003-11-3	02397	shasd 2003-11-3 12:34
片内振荡器。	dairlom 2003-10-22	74627	atuhappy 2003-11-3 12:04
[公告]联盟长期接受报名	bravelu 2003-10-31	12682	ameicjm 2003-11-3 11:18
cpld芯片同时接两个不同时钟，是否可以？	fanqiongjian 2003-11-3	24435	fanqiongjian 2003-11-3 09:42
signal timer : signed(15 downto 0);是什么意思？	洋洋 2003-11-2	55475	洋洋 2003-11-3 08:57

1 ... 874 875 876 877878879 880 881 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31184|排名: 7

快速发帖

浏览过的版块

站长推荐 /1