modelsim使用问题

prguo

请问我用modelsim仿真时，想把信号的值（包括总线）截留下来并转变成十进制存储为文本文件，该怎么做？谢谢

bravelu

modelsim好像不直接提供这个功能（可以存为vcd文件，但也不直观），其实直接在testbench中加些代码把波形输出到文本中比较好。

一声叹息

在TestBench中用如下语句实现：
    $fdisplayh (out_file_chan,"    The value at xxxx is     : %h",read_register);

prguo

多谢各位。以前没怎么注意系统任务，modelsim的功能还是蛮强大的嘛

bravelu

这个可不是modelsim的功能，这是verilog语言本身的系统函数。