数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31067|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 871 872 873 874875876 877 878 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


谁能告诉我以下电平规范	xjtanh 2003-11-5	33714	craftfox 2003-11-5 19:29
报名！	hjfncut 2003-11-5	02457	hjfncut 2003-11-5 19:05
关于VHDL模为3计数器设计一问！请大虾指点！！	wjccentury 2003-11-5	93824	palemoon 2003-11-5 13:12
这样写UART的控制逻辑关系是否可以？	fanqiongjian 2003-11-5	12364	goodhope 2003-11-5 13:03
[公告]目前为止的报名成员名单	bravelu 2003-10-30	84350	longerzhu 2003-11-5 06:13
modelsim p&r后仿真 ...2	handsome 2003-11-2	106819	handsome 2003-11-4 19:25
synplify安装出错	3650054 2003-11-3	22436	3650054 2003-11-4 18:50
ameicjm	ameicjm 2003-11-3	52619	江苏野马 2003-11-4 17:38
强烈建议开辟分论坛！	yunyt 2003-11-4	12110	jackzhang 2003-11-4 16:42
哪位对声卡有研究？	yunyt 2003-11-1	22779	yunyt 2003-11-4 16:27
mengly	mengly 2003-11-4	02219	mengly 2003-11-4 10:40
对epcs1烧写应该是*.pof文件？模式应该是那种？	3650054 2003-11-3	33393	秦俑 2003-11-4 10:33
IP核超频运行会出现什么情况	xjtanh 2003-11-3	43076	xjtanh 2003-11-4 10:23
PCI fifo问题	dragonyoo 2003-8-5	97263	catxdmm 2003-11-4 09:49
[公告]联盟报名再延长三天	bravelu 2003-11-3	02561	bravelu 2003-11-3 20:29
[公告]IP设计联盟报名确认信已发！	bravelu 2003-10-31	43087	bravelu 2003-11-3 20:26
也算我一个吧，wangxiaodong@oceanus.com.cn (无内容)	nethammer 2003-11-3	12187	nethammer 2003-11-3 19:31
用vhdl编程替换gal编程的问题	fanqiongjian 2003-11-3	52969	fanqiongjian 2003-11-3 14:34
报名	shasd 2003-11-3	02172	shasd 2003-11-3 12:34
片内振荡器。	dairlom 2003-10-22	74359	atuhappy 2003-11-3 12:04
[公告]联盟长期接受报名	bravelu 2003-10-31	12468	ameicjm 2003-11-3 11:18
cpld芯片同时接两个不同时钟，是否可以？	fanqiongjian 2003-11-3	24164	fanqiongjian 2003-11-3 09:42
signal timer : signed(15 downto 0);是什么意思？	洋洋 2003-11-2	55207	洋洋 2003-11-3 08:57
各位高手，7128的输出电流最大可以到多少？我希望每个脚输出10MA	SYARD001 2003-10-20	53658	bravelu 2003-11-2 22:54
[公告]IP设计联盟第一阶段报名截止	bravelu 2003-11-2	02245	bravelu 2003-11-2 11:57
各位前辈，把我也算上吧！	dairlom 2003-11-1	15717	bravelu 2003-11-2 11:23
报名！	yunyt 2003-11-1	02040	yunyt 2003-11-1 20:18
[求助]SCAN信号时间问题	goodhope 2003-10-31	22957	老扁 2003-11-1 16:35
[求助]vhdl中的component怎么改写成verilog模块？	jiqing 2003-10-30	44584	goodhope 2003-11-1 12:12
同步fifo和异步fifo的区别 (无内容)	yn800323 2003-10-31	12285	cnspy 2003-11-1 09:56
我在UC里建了一个“ASIC工作室”。作为实时讨论，有人想试试吗？	cnspy 2003-11-1	02348	cnspy 2003-11-1 09:32
还是用cpld实现类似74LS74的逻辑关系的问题 ...2	fanqiongjian 2003-10-31	124940	fanqiongjian 2003-10-31 22:23
怎么样加入联盟呢？ (无内容)	yaoyaohu 2003-10-31	13381	bravelu 2003-10-31 20:29
[求助]	zhzero 2003-10-31	62606	bravelu 2003-10-31 19:22
yybinliu	yybinliu 2003-10-31	12452	bravelu 2003-10-31 19:08

1 ... 871 872 873 874875876 877 878 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31067|排名: 11

快速发帖

浏览过的版块

站长推荐 /1