数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31015|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 870 871 872 873874875 876 877 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


用vhdl编程替换gal编程的问题	fanqiongjian 2003-11-3	52940	fanqiongjian 2003-11-3 14:34
报名	shasd 2003-11-3	02164	shasd 2003-11-3 12:34
片内振荡器。	dairlom 2003-10-22	74338	atuhappy 2003-11-3 12:04
[公告]联盟长期接受报名	bravelu 2003-10-31	12451	ameicjm 2003-11-3 11:18
cpld芯片同时接两个不同时钟，是否可以？	fanqiongjian 2003-11-3	24116	fanqiongjian 2003-11-3 09:42
signal timer : signed(15 downto 0);是什么意思？	洋洋 2003-11-2	55178	洋洋 2003-11-3 08:57
各位高手，7128的输出电流最大可以到多少？我希望每个脚输出10MA	SYARD001 2003-10-20	53625	bravelu 2003-11-2 22:54
[公告]IP设计联盟第一阶段报名截止	bravelu 2003-11-2	02230	bravelu 2003-11-2 11:57
各位前辈，把我也算上吧！	dairlom 2003-11-1	15706	bravelu 2003-11-2 11:23
报名！	yunyt 2003-11-1	02017	yunyt 2003-11-1 20:18
[求助]SCAN信号时间问题	goodhope 2003-10-31	22932	老扁 2003-11-1 16:35
[求助]vhdl中的component怎么改写成verilog模块？	jiqing 2003-10-30	44563	goodhope 2003-11-1 12:12
同步fifo和异步fifo的区别 (无内容)	yn800323 2003-10-31	12268	cnspy 2003-11-1 09:56
我在UC里建了一个“ASIC工作室”。作为实时讨论，有人想试试吗？	cnspy 2003-11-1	02330	cnspy 2003-11-1 09:32
还是用cpld实现类似74LS74的逻辑关系的问题 ...2	fanqiongjian 2003-10-31	124889	fanqiongjian 2003-10-31 22:23
怎么样加入联盟呢？ (无内容)	yaoyaohu 2003-10-31	13360	bravelu 2003-10-31 20:29
[求助]	zhzero 2003-10-31	62584	bravelu 2003-10-31 19:22
yybinliu	yybinliu 2003-10-31	12443	bravelu 2003-10-31 19:08
我报名拉	weiwu 2003-10-31	02305	weiwu 2003-10-31 19:00
坛主：能不能帮我看看	yn800323 2003-10-31	12139	yn800323 2003-10-31 18:05
是否可以用cpld实现类似74LS74的逻辑关系？ ...2	fanqiongjian 2003-10-28	154884	fanqiongjian 2003-10-31 16:49
[公告]联盟顾问招聘	bravelu 2003-10-18	62860	greenpine 2003-10-31 13:45
为什么上不了网？	3650054 2003-10-30	62261	greenpine 2003-10-31 11:16
setup/hold 时间的问题！	3650054 2003-10-24	93171	洋洋 2003-10-31 11:11
搭个末班车，报名，wsad1@sohu.com (无内容)	greenpine 2003-10-31	02510	greenpine 2003-10-31 11:06
搞cpld大家是不是从原理图到pcb到调试都是一个人啊？	zhoujj 2003-9-3	72651	catxdmm 2003-10-31 10:42
请教一下关于“signal is assigned but never uese”问题	zhuoyue 2003-10-30	65030	洋洋 2003-10-31 10:34
关于时钟	wilson 2003-10-30	33147	iamchine 2003-10-31 10:26
大家来讨论一下吧！	frankdsr 2003-10-30	53282	xjtanh 2003-10-30 22:33
fcnt_allow的含义	jiqing 2003-10-30	02608	jiqing 2003-10-30 21:45
a 511x36 Read, 2044x9 Write FIFO是什么意思？	jiqing 2003-10-30	24218	jiqing 2003-10-30 21:06
转载：FPGA制造工艺缩小到90纳米可编程逻辑应用扩展到消费电子	一声叹息 2003-10-30	63305	tonyliu76 2003-10-30 17:43
[求助]为什么论坛提交数据失败？	jiqing 2003-10-30	02148	jiqing 2003-10-30 16:56
[求助]一些VHDL问题	jiqing 2003-10-30	22829	jiqing 2003-10-30 16:43
用jtag头是否可以向同一cpld芯片重复下载更新的程序？ (无内容)	fanqiongjian 2003-10-30	12014	bravelu 2003-10-30 15:23

1 ... 870 871 872 873874875 876 877 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31015|排名: 11

快速发帖

浏览过的版块

站长推荐 /1