设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教：用ISE生成后仿真网表文件*.v时，如何指定timescal ...

返回列表发新帖

查看: 4170|回复: 1

请教：用ISE生成后仿真网表文件*.v时，如何指定timescale?

发表于 2004-3-29 17:09:48 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

用ISE生成后仿真网表文件*.v时，默认的timescale为1ns/1ps，这样后仿真会很慢，如何在ISE中指定timescale，比如指定为1ns/100ps？

相关帖子

回复

使用道具举报

发表于 2004-3-29 17:43:31 | 显示全部楼层

请教：用ISE生成后仿真网表文件*.v时，如何指定timescale?

这个timescale是自simprims库单元里面带的，ISE好像没有这样的设置，
有个笨办法是你可以将库里面的timescale改掉，
如果你用VCS仿真的话，可以用下面的语句试一试：
vcs -f *.f *.o +csdf_global_timeprec

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-16 22:07 , Processed in 0.273237 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表