在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2566|回复: 4

求教:Verilog HDL

[复制链接]
发表于 2004-3-4 20:40:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1。EPM7128SLC84-10能编程实现内部RAM吗?
2。verilog hdl语言如何调用LPM?
请各位高手指教,谢谢!
发表于 2004-3-4 20:58:30 | 显示全部楼层

求教:Verilog HDL

1不能
2
module ram256x8 (data, address, we, inclock, outclock, q);
    input   [7:0]data;
    input   [7:0]address;
    input   we, inclock, outclock;
    output  [7:0]q;
    lpm_ram_dq inst_1 (.q (q), .data (data), .address (address),
                       .we (we), .inclock (inclock),
                       .outclock (outclock));
        defparam inst_1.lpm_width = 8;
        defparam inst_1.lpm_widthad = 8;
     
endmodule
 楼主| 发表于 2004-3-4 21:20:50 | 显示全部楼层

求教:Verilog HDL

谢谢版主。
还想问一个问题:Verilog HDL语言如何调用以前绘图生成的.sym文件?
发表于 2004-3-4 21:44:59 | 显示全部楼层

求教:Verilog HDL

你还是看看verilog语法吧
verilog不能调用.sym文件,你把原理图可以生成verilog的源文件再调用
如果你用mp2估计是没戏了
 楼主| 发表于 2004-3-4 21:55:55 | 显示全部楼层

求教:Verilog HDL

谢谢。我明白了。
再说声谢谢!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-19 13:06 , Processed in 0.029500 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表