系列问题求救（新手）

hoboyong

上面程序纠正：
我现在改为同步调用LPM_FIFO,异步太难做了，用高速时钟采样，如下：
wire genclk; //生成的时钟
reg  genclk_en;//
assign genclk = (genclk_en) ? clock : 1'b1;
always @(posedge clock or posedge reset)
if(reset)
genclk_en<=1'b1;
else
if(wrreq || rdreq)//读写请求信号有效
genclk_en<=1'b0;
else
genclk_en<=1'b1;
写得太匆忙了

hoboyong

好像做了一个门控时钟，郁闷