如何做“后”仿真？急！

hoboyong · 发表于 2004-1-7 14:36:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我目前想做的并不是真正意义上的后仿真，只是想看看我的代码被优化的情况，~~~~~~
先前，我使用synopsys做过“后”仿真（只携带固定器件延时），可以通过，
但是MAXPLUS2下栽验证仍不能通过，所以怀疑MAXPLUS2的优化方式，
听说MAXPLUS2可以生成*.vo文件（我使用verilog），但我没有找到，
请问：怎样才能生成*.vo文件，需要什么库文件，从哪儿得到，大概说个步骤最好，
急！

bravelu · 发表于 2004-1-7 15:11:51

在compiler界面出现以后，选interface菜单，选择verilog netlist writer。

ryyuestc · 发表于 2004-1-7 15:14:48

各个厂家的综合器还有布线器由于他们的效率不一样，会造成各逻辑块的延时差别比较大，所以，一般做后仿真（也叫时序仿真）都用fpga厂商自己提供的工具才会有准确的结果

hoboyong · 发表于 2004-1-8 20:59:15

搞定，不过我的延时太厉害了，所以验证出问题，多谢

如何做“后”仿真？急！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

如何做“后”仿真？急！

如何做“后”仿真？急！

如何做“后”仿真？急！

站长推荐 /2