在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[资料] 《逻辑电路设计DE2-115实战宝典》书中各例程的源代码 attachment  ...23 cniclayout 2016-9-14 2911959 scion 2024-10-13 10:00
[资料] Advanced Digital Design with the Verilog HDL attachment  ...23456..13 gambolrf 2010-4-23 12229360 scion 2024-10-13 09:49
[资料] LVDS 详细解释,包含电气和协议,自己整理的,不是行业spec attachment  ...2 奋斗的IC工程师 2018-12-4 209858 clslhy 2024-10-12 22:00
[资料] JTAG IEEE 1149.1 1149.4 attachment  ...23456 Gary.wang 2013-8-7 5819481 birdhappy 2024-10-12 19:50
[资料] hotchips 2023论文 attachment  ...2 maochrng 2023-9-5 194150 birdhappy 2024-10-12 19:39
[资料] 各位巨佬门, 谁有tessnet 2022版的虚拟机或者全套文档吗? 23343woaiic 2024-10-12 0410 23343woaiic 2024-10-12 15:59
发JSSC上的最新的microprocessor和memory的papers,都是最近3年的 attachment  ...23456..13 corespirit36 2008-7-19 12527954 birdhappy 2024-10-12 15:41
[原创] Synopsys SOC architecture lecture attachment  ...23456..7 tpungi 2020-9-25 6322202 Jackyanguan 2024-10-12 13:34
[资料] uvm1.1d(2013年最新版) attachment  ...23 supermanqc 2013-12-30 219481 547925053 2024-10-12 09:04
[资料] 【基于Quartus II的数字系统Verilog HDL设计实例详解】周润景 著【中文清晰版】 attachment  ...23 一岁就很帅 2019-2-26 245778 lmyyjx 2024-10-12 00:09
[资料] Verilog全套PDF课件(含quartus教程) attachment  ...234 cnx 2014-11-13 308096 lmyyjx 2024-10-11 23:48
[资料] [计算机组成与设计.硬件.软件接口].Computer.Organization.and.Design,Third.Edition attachment  ...23456..7 palacio 2011-4-26 6017243 bysg312 2024-10-11 22:09
[资料] 异步电路设计原理-英文版 attachment  ...23 hyeneo 2013-9-25 258671 北雪初晴 2024-10-11 20:01
夏宇闻著作:从算法设计到硬线逻辑的实现(免费!!!!!) attachment  ...23456..250 jackywangwen 2005-12-31 2490236463 北雪初晴 2024-10-11 19:58
[资料] Advanced Verification Topics attachment  ...2345 baddy2323 2012-9-22 4116257 dengqing1002 2024-10-11 14:59
Principles of Verifiable RTL Design.2nd.Edition.pdf attachment  ...23 chiguoquan 2009-8-30 204435 azzzztec 2024-10-11 03:25
[资料] 【强烈推荐】跟Xilinx SAE 学HLS系列视频讲座-跟我学HLS  ...23456..13 suisuisi 2020-4-26 12028788 lusiyuan 2024-10-10 19:54
悬赏 [求助] VCS仿真卡住,无法生成verdi波形文件 新人帖 - [已解决] attach_img  ...2 hwhhyh25 2021-2-15 1312382 liuyuanhuiHUST 2024-10-10 14:36
[资料] MIPI、DPHY、CPHY等协议 attachment  ...2 Atara.Jiang 2023-10-27 112830 江俊杰 2024-10-10 11:01
[资料] Verilog语言的IEEE标准(2005版) attachment  ...23 catannie 2016-10-18 2511363 ic886 2024-10-10 10:48
[2008 6月新书] CMOS SRAM Circuit Design and Parametric Test attachment  ...23456..31 jacocobi 2008-6-3 30659442 hbz2010 2024-10-10 09:54
[资料] M3 M0交换学习资料 ASIC88TOM 2024-7-26 61214 fengsui 2024-10-10 05:35
[资料] signed 2's complement 和signed 1's complement 区别 浪海 2020-6-30 43902 catannie 2024-10-9 19:00
cadence版图设计教程和仿真教程 attachment  ...23456..63 kongchau 2008-12-18 62985640 i0977454522 2024-10-9 16:32
[资料] Architecting High-Performance Embedded Systems @2021 attach_img  ...23456 2046 2022-10-26 5210426 skahill 2024-10-9 14:20
[资料] 综合与时序分析的设计约束 Synopsys设计约束(SDC).pdf attachment  ...2 tengjiexx 2023-5-6 125316 PYGH 2024-10-8 19:34
[资料] 基于FPGA的软件无线电DDC设计 attachment  ...23456..7 智慧棒 2012-1-27 6020514 rfyong 2024-10-8 17:27
[资料] 时序约束和时序分析,看这两本就足够了 attachment  ...23456..22 gooseman 2018-10-8 21362143 clslhy 2024-10-8 16:47
FPGA在软件无线电中的应用 attachment cooperation 2007-4-1 82377 zhangming325 2024-10-8 16:09
[求助] 求问!Synopsys Designware库中数据是从哪个流程优化来的? 新人帖 Moumo 2024-3-1 21078 Patrick0809 2024-10-8 15:53
[求助] verdi创建的.v文件导入报错,求解 attach_img 木石 2017-9-5 55006 Patrick0809 2024-10-8 15:48
[求助] [求助] synopsys的vcs安装有误——/bin/sh: 0: Illegal option -h great_sun 2024-4-20 1863 Patrick0809 2024-10-8 14:50
[资料] 基于FPGA的软件无线电高级培训班的精品资料 attachment  ...2 智慧棒 2011-8-21 195042 zhangming325 2024-10-8 14:21
[资料] FPGA-Verilog学习之红外接收解码_红外接收源码 attachment 明德扬教育 2017-8-3 73286 keenboyee 2024-10-8 11:08
Xilinx的FPGA设计全流程:Modelsim-Synplify.Pro-ISE.rar attachment  ...23456..31 chengzhenjun 2007-3-31 30443983 ic886 2024-10-7 22:38
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-31 13:01 , Processed in 0.026757 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块