在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[原创] 如何在Primetime設定DDR SDRAM timing  ...2 bookman777 2012-4-22 177525 leon_strive 2025-3-6 11:11
[资料] 204-Pin DDR3 SDRAM Unbuffered SODIMM Design Specification, Rev 1.1  ...23 free2bird 2010-6-16 218418 leon_strive 2025-3-6 10:26
[资料] synthesizable SDRAM controller Core--verilog  ...23456 kevinwjs 2011-1-24 5317987 leon_strive 2025-3-6 09:47
[资料] Digital Integrated Circuit Design From VLSI Architectures Solution Manual hi_china59 2023-3-16 92725 ra3d 2025-3-6 08:11
[资料] 【FPGA开源教程连载】第四章 IP核应用之计数器 芯航线跑堂 2016-12-23 73740 cmmjava 2025-3-6 02:01
[资料] FPGA之道 PDF 电子书  ...23456..22 suisuisi 2020-10-3 21657481 tomato2767 2025-3-5 18:38
[资料] 嵌入式高速串行总线技术:基于FPGA实现与应用  ...2 菜鸟要飞 2020-7-18 106009 陈三岁 2025-3-5 12:33
[资料] 步步惊“芯”:软核处理器内部设计分析  ...23 ianFYB 2022-11-19 2810704 Nouins 2025-3-5 10:51
[资料] FPGAs For Dummies  ...23 KongDu 2023-1-19 215689 潛龍勿用 2025-3-4 10:52
[资料] FIFO IP使用说明  ...2 jackin16 2019-2-28 157059 jackin16 2025-3-4 09:26
[求助] 请教一下synplify 怎么在综合完后加前缀 hegangben 2025-3-3 0651 hegangben 2025-3-3 17:25
设计与验证-Verilog HDL(PDF)  ...23456..49 scallion 2009-5-17 48285002 lmyyjx 2025-3-3 17:06
[原创] 使用notepad++调用vlog.exe程序编译verilog代码 silencefpga 2013-4-28 612264 MARKcz 2025-3-3 14:29
[资料] Cadence Conformal, GENUS 2019 下载  ...23456 lxing_1988 2019-6-20 5735159 keke_ningjing 2025-3-3 10:51
[资料] HLS Based Methodologies for Hardware Security, Trust and IP Protection @2024  ...2 2046 2024-12-2 164392 m9521308 2025-3-2 20:31
[资料] 收集的一些FPGA小Tips打包下载 hitechor 2010-6-30 55122 ic886 2025-3-2 16:16
[资料] 华为的若干规范  ...234 hitechor 2010-6-30 3110247 ic886 2025-3-2 16:05
[求助] 谁有ccix2.0 spec? m006 2025-3-1 2925 m006 2025-3-2 08:53
东南大学讲义---低噪声放大器  ...23 szkevin 2009-3-20 216254 AG17 2025-3-2 02:43
现代模拟集成电路原理及应用  ...23456 kumwa 2009-4-17 5622288 ghagehg 2025-3-1 17:42
[资料] VHDL实用教程 【PDF高清】  ...23456..30 Tnavy 2009-12-22 299104877 Andy126 2025-3-1 12:13
verilog-AMS,parallel 4bit A/D  ...23 九鼎 2004-8-1 206356 刚叔家的小娘子 2025-2-28 15:42
[转贴] Another VHDL to Verilog Translator and Verilog to VHDL Translator (SynaptiCAD) eagleice 2011-4-30 63835 dreamfly123123 2025-2-28 15:08
[原创] PrimeTime: Signal Integrity Labs (2010.06-SP2)  ...2345 ytlin0 2011-9-7 4513204 igolaps 2025-2-28 14:43
[资料] VLSI数字信号处理系统设计与实现 (Keshab K.Parhi) 中/英  ...2 KongDu 2022-9-24 198163 chiro1982 2025-2-28 13:31
[资料] 《大话数据结构》  ...23 BellaYang 2022-6-10 238299 chiro1982 2025-2-28 13:23
Rapid System Prototyping with FPGAs.pdf  ...23456..11 01100011 2009-11-18 10323870 lmyyjx 2025-2-28 13:05
[资料] VLSI and Hardware Implementations using Modern Machine Learning Methods @2022  ...23456..7 2046 2022-10-26 6214072 chiro1982 2025-2-28 13:00
[资料] ARM PrimeCell (GPIO)  ...2 fort2121 2010-9-13 116673 gubels 2025-2-28 12:55
[资料] matlab完整教程  ...23 luyuan81 2010-3-2 2912343 陈佳杰 2025-2-28 10:17
[资料] Approximate Arithmetic Circuit Architectures for FPGA-based Systems  ...23 adefan 2023-3-6 256344 xdrxdr 2025-2-28 02:58
[原创] 开源共享我的《iCore》 FPGA(CYCLONE4) / ARM (STM32) 双核心板 精华1  ...23456..7 王紫豪 2012-6-2 6235462 2551227951 2025-2-28 00:57
[原创] 胡伟武计算机体系结构基础第三版超清pdf  ...23 熊熊熊熊熊总 2022-12-18 278406 chiro1982 2025-2-28 00:30
[资料] 《Transaction-Level Modeling with SystemC TLM Concepts and Applications for Embedded Systems》  ...2 pwang7 2022-12-29 134345 chiro1982 2025-2-28 00:25
[资料] Verilog高级数字系统设计技术与实例分析  ...2 甲壳虫 2023-1-5 134122 chiro1982 2025-2-28 00:23
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-20 19:17 , Processed in 0.020135 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块