在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 25189|回复: 109

[资料] Springer 2021年新书,ASIC设计与综合,RTL,Verilog

[复制链接]
发表于 2021-3-1 11:21:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
ASIC Design and Synthesis.RTL Design Using Verilog.
微信图片_20210301111918.png

ASIC Design and Synthesis. RTL Design Using Verilog by Vaibbhav Taraate (z-lib.org).pdf

11.14 MB, 下载次数: 1109 , 下载积分: 资产 -4 信元, 下载支出 4 信元

发表于 2021-3-1 11:56:16 | 显示全部楼层
谢谢分享!
发表于 2021-3-1 12:30:43 | 显示全部楼层

谢谢分享!
发表于 2021-3-1 13:29:11 | 显示全部楼层
感谢分享   
发表于 2021-3-1 14:14:36 | 显示全部楼层
Thanks for sharing
发表于 2021-3-1 14:26:55 | 显示全部楼层
Thank You very much.
发表于 2021-3-1 16:26:54 | 显示全部楼层
感谢分享!
发表于 2021-3-1 16:49:52 | 显示全部楼层
多谢分享 多谢分享 多谢分享
发表于 2021-3-1 19:51:37 | 显示全部楼层
kankan
发表于 2021-3-1 21:07:07 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:05 , Processed in 0.022394 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表