在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ffq513

[资料] Springer 2021年新书,ASIC设计与综合,RTL,Verilog

[复制链接]
发表于 2021-3-13 17:05:30 | 显示全部楼层
hai xing. kankan.
发表于 2021-3-13 23:59:03 | 显示全部楼层
好东西,谢谢分享
发表于 2021-3-15 08:51:36 | 显示全部楼层
谢谢分享
发表于 2021-3-17 14:20:22 | 显示全部楼层
谢谢
发表于 2021-3-18 08:34:02 | 显示全部楼层
thanks for sharing
发表于 2021-3-18 13:21:44 | 显示全部楼层
thanks for sharing
发表于 2021-3-19 16:38:00 | 显示全部楼层
ASIC Design and Synthesis. RTL Design Using Verilog by Vaibbhav Taraate (z-lib.org).pdf  11.14 MB, 下载次数: 368 , 下载积分: 资产 -4 信元, 下载支出 4 信元
发表于 2021-3-21 21:54:17 | 显示全部楼层
哎呦,不错哦
发表于 2021-3-22 07:39:50 | 显示全部楼层
谢谢分享
发表于 2021-3-25 10:16:57 | 显示全部楼层
谢谢分享!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:10 , Processed in 0.022231 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表