设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA VHDL 数字钟
12下一页
返回列表 发新帖
查看: 4417|回复: 17

[原创] FPGA VHDL 数字钟

[复制链接]
lx773533
发表于 2010-5-28 20:49:00 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
刚做了一个数字钟的呵呵，分享下
lol

clock.rar

679.35 KB, 下载次数: 80 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子
回复

举报

lzh4774
发表于 2010-5-28 21:51:21 | 显示全部楼层
超级感谢
回复 支持 反对

举报

lzh4774
发表于 2010-5-28 21:54:12 | 显示全部楼层
这是用什么语言编的？
回复 支持 反对

举报

lzh4774
发表于 2010-5-28 21:56:26 | 显示全部楼层
有没有用verilog编写的？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

carboying
发表于 2010-5-28 22:26:27 | 显示全部楼层
非常感谢
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lx773533
 楼主| 发表于 2010-5-30 09:19:42 | 显示全部楼层
4# lzh4774
verilog语言编的网上挺多的，论坛里也有，我这个学期才刚入的门，Verilog并不怎么熟悉呵呵。。。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

26032603
发表于 2010-6-1 12:51:55 | 显示全部楼层
FPGA VHDL 数字钟
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

wswss11986
发表于 2010-6-10 22:12:54 | 显示全部楼层
受教了！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

xinwenjygo
发表于 2010-6-12 14:11:32 | 显示全部楼层
谢谢分享！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

yuanwolf2008
发表于 2010-6-12 14:27:51 | 显示全部楼层
很有价值
回复 支持 反对

举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 19:32 , Processed in 0.058785 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表