|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
ECE 564 ASIC and FPGA Design With Verilog by Dr. Paul Franzon.
Modern digital design practices based on Hardware Description Languages (Verilog, VHDL) and CAD tools, particularly logic synthesis. Emphasis on design practice and the underlying algorithms. Introduction to deep submicron design issues and interconnually low ASIC applications, and decision making.
[size=2.125]Prerequisites
Logic Design (or equivalent) covering the basics of digital logic design, including combinational logic design, hand techniques for logic minimization, latches and flip-flops. Familiarity with digital system building blocks, including registers, adders, muxes, etc. the programming language C is desirable; or consent of instructor.
Course ObjectivesAfter completing this course, the student will be able to: - Understand how modern digital systems are designed based on the use of hardware description languages, logic synthesis and mapping onto standard cell and field programmable logic.
- Understand non-logic-design issues in ASIC design, including timing, power, and verification.
- Know how to approach block-level optimization in ASIC design.
- Demonstrate understanding of design in a major project.
- Discuss future trends in digital system design.
|
-
-
0. Revision.pdf
185.09 KB, 下载次数: 34
, 下载积分:
资产 -2 信元, 下载支出 2 信元
ASIC
-
-
Digital Logic Basics Revision.pdf
1.06 MB, 下载次数: 34
, 下载积分:
资产 -2 信元, 下载支出 2 信元
Logic
-
-
1. Introduction to ASIC Design.pdf
1.8 MB, 下载次数: 36
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
2. Timing Design in Digital Systems.pdf
535.15 KB, 下载次数: 35
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
TimingDiagram.pdf
101.27 KB, 下载次数: 33
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Module3.pdf
22.96 KB, 下载次数: 32
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
verilog1.1.pdf
324.8 KB, 下载次数: 29
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
verilog1.2.pdf
373.08 KB, 下载次数: 28
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
verilog1.3.pdf
234.83 KB, 下载次数: 28
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
verilog1.4.pdf
75.31 KB, 下载次数: 24
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Module4.pdf
24.12 KB, 下载次数: 29
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
verilog2.1.pdf
267 KB, 下载次数: 27
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
verilog2.2.pdf
218.33 KB, 下载次数: 27
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
verilog2.3.pdf
108.58 KB, 下载次数: 28
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Finite State Machines.pdf
145.69 KB, 下载次数: 35
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Complexity.pdf
209.06 KB, 下载次数: 27
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Hierarchy and Partitioning.pdf
136.14 KB, 下载次数: 30
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Accumulator.pdf.pdf
410.37 KB, 下载次数: 30
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Checksum.pdf
403.98 KB, 下载次数: 29
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Design For Test (DFT).pdf
274.93 KB, 下载次数: 35
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Designing a CPU.pdf
1.37 MB, 下载次数: 38
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
ECE_564_Syllabus_FA22_Franzon.pdf
279.39 KB, 下载次数: 25
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Final Comments.pdf
79.7 KB, 下载次数: 25
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
FPGA Design.pdf
753.23 KB, 下载次数: 30
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
How to Design Complex DigitalSystems.pdf
349.89 KB, 下载次数: 35
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
howtoDesignDigitalLogic.pdf
664.75 KB, 下载次数: 29
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
LED controller.pdf
279.88 KB, 下载次数: 33
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Low Power Design.pdf
324.78 KB, 下载次数: 38
, 下载积分:
资产 -2 信元, 下载支出 2 信元
LPD
-
-
ResetStrategy.pdf
167.5 KB, 下载次数: 34
, 下载积分:
资产 -2 信元, 下载支出 2 信元
reset
-
-
SerialLink.pdf
892.65 KB, 下载次数: 36
, 下载积分:
资产 -2 信元, 下载支出 2 信元
UART
-
-
Synthesis_1up.pdf
141.86 KB, 下载次数: 31
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Techniques for Efficient Design.pdf
88.18 KB, 下载次数: 35
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Test Benches and Verification.pdf
323.8 KB, 下载次数: 31
, 下载积分:
资产 -2 信元, 下载支出 2 信元
TestBenche
|