在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9473|回复: 9

BandGap带隙基准中pnp及电阻的画法

[复制链接]
发表于 2008-10-31 12:36:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
BandGap带隙基准中pnp及电阻的画法
带隙基准中基准电压由两个尺寸不同的pnp管的Vbe之差加上其中一个较小Vbe的和产生,因此这两个pnp的匹配非常重要,为了画版图上的方便,一般这两个pnp管的尺寸比为8:1,这样,将8的管子围在1的管子周围,可以达到很好的匹配效果,如果图1所示。由于标准CMOS工艺中只有单阱,也就是NWELL,那么在这样的工艺中实际pnp就只能是使用这唯一的NWELL作基极,用NWELL中的P+作发射极,硅片衬底作为集电极,具体画法是发射极在中央,基极包围发射极,集电极包围基极,如图3所示。
为了保证流经两个pnp的e->c电流有相同的参考电压,将两个参考点接入一个运放的两个输入端,由于运放的虚短路特性,保证了参考点的电位相同。运放输入端的电阻匹配也非常重要,其原则是利用中心对称或者轴对称来达到匹配的目的,见图4,图5。
参考资料:edaboard
http://www.edaboard.com/viewtopic.php?t=258938&sid=51605d8ad71a40efa2ac575d771647d9




发表于 2010-5-21 10:44:48 | 显示全部楼层
3q 学习了
发表于 2013-5-10 13:31:07 | 显示全部楼层
太感谢了!
发表于 2020-12-8 16:02:01 | 显示全部楼层
谢谢
发表于 2021-6-20 10:33:14 | 显示全部楼层
非常感谢!
发表于 2021-7-26 16:21:00 | 显示全部楼层
图片貌似看不了
发表于 2022-1-5 16:56:20 | 显示全部楼层
学习了
发表于 2022-7-26 11:17:13 | 显示全部楼层
图在哪里啊
发表于 2022-11-14 15:15:15 | 显示全部楼层
图图呢
发表于 2023-6-26 19:38:51 | 显示全部楼层
图片呢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-7 20:38 , Processed in 0.037158 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表