设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区
收藏本版 (468) |订阅

Layout讨论区 今日: 0|主题: 12512|排名: 5 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] LVS missing instance的错误 新人帖 attach_img  ...23 枸杞 2022-8-23 226587 drwujianhao 2024-5-17 11:57
[求助] .cdsinit文件中有脚本没有load attach_img liuliuliu66 2024-5-16 5810 liuliuliu66 2024-5-17 11:29
[求助] 2A电路输出，需要几个pad？一个pad能走做少电流？ attach_img  ...2 wingofray 2014-4-29 187125 woosee 2024-5-17 11:22
[讨论] layout倒角有哪些好处和缺点 zgln1234 2012-9-19 88680 wangjizuijiu 2024-5-17 10:52
[求助] layout提取spice网表跑后仿出问题 attach_img 知足0824 2024-5-13 5842 知足0824 2024-5-17 09:59
悬赏 [求助] Cadence中Schematic，Layout转图片遇到错误 - [悬赏 10 信元资产] zhu_hai_chao 2024-5-16 1433 zhu_hai_chao 2024-5-17 09:53
[求助] 用顶层金属画的电感，如何过lvs attach_img hwt953471811 2024-5-16 9856 522526tl 2024-5-17 09:53
[求助] how to fix the cdl file import error in virtuoso, please expert help on it. attach_img wgf08062000 2024-5-17 0391 wgf08062000 2024-5-17 09:26
[求助] 用Cadence PVS 做LVS 显示Not run 新人帖 Huang0421 2024-4-8 2910 Huang0421 2024-5-16 23:53
[求助] src.net文件是空白的 新人帖 zermail 2024-5-16 0396 zermail 2024-5-16 22:15
[求助] 跑LVS时.src.net网表文件生成不了，求助大佬 attach_img 栏内人 2021-12-27 72846 zermail 2024-5-16 19:54
[求助] PEX跑完没有Calibreview的窗口 attach_img juz1ning 2024-5-16 4890 juz1ning 2024-5-16 18:45
[求助] virtuoso 切换workspace后不能操作  ...2 MRzhou 2020-9-21 154685 wallent 2024-5-16 18:04
[求助] 请教大家TSMC里金属层次drawing5什么意思 llllemon 2024-5-15 1645 825555056 2024-5-16 18:02
悬赏 [求助] 谁有smic .18bcd工艺的checklist，拜谢了。 - [悬赏 300 信元资产] jessiann 2024-5-16 0524 jessiann 2024-5-16 17:59
[求助] 求助viewdraw的电路怎么转换成spetrce的电路？ 吞口水的胖胖 2024-5-16 0298 吞口水的胖胖 2024-5-16 17:33
[求助] IC版图和版图比对用什么软件？  ...2 8i8i9o9o 2020-4-9 125782 siyangyuan 2024-5-16 17:20
[求助] 哪位大神知道安装pdk时的inter layer是什么意思，多谢了。 attach_img jessiann 2024-5-15 4584 jessiann 2024-5-16 16:30
[求助] 关于calibre的lvs，运行为啥报这个错呢。求助！！！ hebinyu 2024-5-15 7817 hebinyu 2024-5-16 16:16
[求助] 关于sealring的问题 淡雨衬霓 2024-5-14 2777 李幕白 2024-5-16 14:09
[求助] virtuoso画版图guard ring没有PGR、NGR 新人帖 槑琴 2024-5-15 5894 李幕白 2024-5-16 13:52
[求助] .18库电阻LVS问题 attach_img 华梁苹 2024-5-16 3538 wesley_wan 2024-5-16 11:27
[求助] layout上对角走线有什么需要注意的吗 attach_img kxccz 2024-5-14 8951 谷雨渔 2024-5-16 11:04
悬赏 [求助] FATAL ERROR: Rules file must contain a CAPACITANCE ORDER statement的报错 - [悬赏 1 信元资产] attach_img cmdlwf 2024-4-12 2822 VPS求学 2024-5-16 10:58
[求助] calibre 提参 lyz5432 2012-2-26 76415 skyim 2024-5-16 04:51
[求助] BCD製程，高壓下CHIP漏電的原因？  ...23 onlykals 2011-7-18 2513690 lnxmj 2024-5-15 21:47
[求助] dummy script的设置问题 attach_img  ...2 497514980 2022-1-4 102436 lnxmj 2024-5-15 21:41
[求助] 关于器件上的高压走线问题  ...2 半日闲人 2020-12-30 115007 lnxmj 2024-5-15 21:39
[求助] LVS验证求助 attach_img  ...2 juz1ning 2024-5-13 171388 juz1ning 2024-5-15 21:39
[求助] Magna工艺，出数据时，SIL是什么层啊？ attach_img yyds760152 2021-9-9 31864 lnxmj 2024-5-15 21:35
[求助] R和C对信号线具体的影响是什么安？ 新人帖 wangjizuijiu 2024-5-14 61104 chengkunjie 2024-5-15 20:53
[求助] 安装ST的PDK出现问题 attach_img 梅希 2023-1-9 41794 梅希 2024-5-15 16:57
[原创] 更改schematic MOS管的cellName 云卷云舒semi 2024-5-9 8805 着着着火了 2024-5-15 14:51
[求助] 图形化作的pcell错误报告 gao2004j 2014-7-1 64923 CLhappy 2024-5-15 14:21
[求助] DRC 文件 attach_img ic_shuo 2024-5-14 3977 ic_shuo 2024-5-15 14:10
下一页 »
1 ...616263646566676869... 358下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-26 07:17 , Processed in 0.030309 second(s), 16 queries , Gzip On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块