怎么调整layout使得nmos的sca scb scc 等WPE参数变小

nool · 发表于 2013-4-27 10:59:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

ATT
谢谢

allen_tang · 发表于 2013-4-27 11:55:46

本帖最后由 allen_tang 于 2013-4-27 12:16 编辑

这几个参数好像跟diffusion或者poly到well边沿的距离有关吧，
没接触过65nm以下的制程，不过资料上都是说避免WPE就要增大well到diffusion的距离，或者多加点dummy，还能减少STI应力(mos的diffusion还要共用)。。。不过没有具体的量化数据。

nool · 发表于 2013-4-27 13:08:41

I've tried these methods, none make sense.
STI is much depends on the OD length.
It's 28nm process.

cxl666 · 发表于 2013-5-3 13:10:11

[quote]I've tried these methods, none make sense.
STI is much depends on the OD length.
It's 28nm process ...
nool 发表于 2013-4-27 13:08 [/quote]

找了两个文档，看看吧。

allen_tang · 发表于 2013-5-3 13:32:28

回复 4# cxl666

第一篇真给力，完全把那几篇经典的资料翻译好了，总结的很不错，谢谢版主的分享。

zhuyujun · 发表于 2013-5-3 13:37:37

总结的很不错，谢谢版主的分享。

william6578 · 发表于 2013-5-17 16:44:58

通常 device 2 邊 add dummy device and add guard ring 即可

kinglij · 发表于 2013-5-19 14:15:26

学习一下，现在正遇到这个问题

beckdavid · 发表于 2013-6-20 17:28:48

真是好东西啊

firewolf223 · 发表于 2013-6-20 18:34:56

谢谢分享，赞一个

[求助] 怎么调整layout使得nmos的sca scb scc 等WPE参数变小

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子