在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (493) |订阅

Layout讨论区 今日: 21 |主题: 13079|排名: 8 

[求助] Hspice后仿真,报错,求大神帮下 attach_img gl9410 2017-9-4 01503 gl9410 2017-9-4 10:17
[求助] layout 出错(LVS),求助大神 attach_img  ...2 gl9410 2017-8-28 155056 max_max 2017-9-2 01:15
[求助] Dummy OD/PO疑问 attach_img silverpuma 2017-8-12 35425 smilodon 2017-9-1 21:42
[讨论] 关于dummy接法问题,求大神告知 卓卓 2017-8-26 12399 smilodon 2017-9-1 21:37
[原创] 数字布局布线 每天甩油的猪 2017-8-31 12721 曦玄 2017-8-31 10:36
[求助] 关于把TSMC转到SMIC工艺的问题 逗比夫斯基 2017-8-28 43609 存在感 2017-8-29 14:05
[求助] cdsinit里的某些命令实现什么功能 喜闻乐见 2017-8-25 63266 strongy 2017-8-27 10:24
[求助] 趋肤效应 卓卓 2017-8-26 02237 卓卓 2017-8-26 10:56
[求助] 版图转换工艺 xuhao 2017-8-22 33825 存在感 2017-8-25 09:53
[讨论] 如何从模拟版图往数字后端上转? qdcply 2017-8-24 73652 存在感 2017-8-25 09:38
[求助] lvs时为什么不产生report.ext文件 Outsider_yis 2017-8-24 12064 存在感 2017-8-25 09:34
[求助] virtuoso驗證DRC LVS 問題 bridgepons 2017-8-24 11906 存在感 2017-8-25 09:33
[求助] cadence 输出gds文件后少了几个层次 CXLDII 2017-8-2 74452 CXLDII 2017-8-24 17:41
[求助] 有知道 Dw-2000 physical layout 这软件吗? IR888 2017-8-10 12249 qdcply 2017-8-24 10:06
[求助] 几个模拟版图整合如何将内部的引脚 拉到边界?有几百根线 。 calear 2017-5-19 42557 @@@12 2017-8-23 11:11
[求助] mask价格 zgf85644958 2017-8-22 12449 motofatfat 2017-8-23 10:08
[求助] 如何删除一个PIN所在的所有连线? calear 2017-5-19 52597 qdcply 2017-8-23 08:55
[求助] 如何提取版图中的单元名称? calear 2017-1-11 73487 calear 2017-8-23 06:47
[求助] 使用calibredrv gui mode 查看gds,不能按 方向键么 shajingwang 2017-8-22 02037 shajingwang 2017-8-22 22:34
[求助] 请教一下不认识的器件~~急 attach_img Beierleier 2017-7-15 52919 runtoking 2017-8-21 17:03
[求助] 请问有制作x-cell的教程吗 minglaihe 2017-8-20 01234 minglaihe 2017-8-20 16:14
[求助] 关于mark net 离开家阿道夫 2017-8-15 22617 巧克力的冬天 2017-8-18 15:01
[讨论] poly bridge zgf85644958 2017-8-18 03104 zgf85644958 2017-8-18 14:31
[求助] 求助,怎么画Y=(A*B)'+C*(D+E)的CMOS门级电路图呢?谁能给我画一下,谢谢了。。。 attach_img 青青。子衿 2017-8-15 94715 飞啊飞2 2017-8-16 18:19
[求助] eetop为何不能查看图片回复。。。。怎么办呢??? 青青。子衿 2017-8-16 01580 青青。子衿 2017-8-16 13:33
[求助] eetop为何不能查看图片回复????? 青青。子衿 2017-8-16 01561 青青。子衿 2017-8-16 13:32
[求助] 怎么画Y=(A*B)'+C*(D+E)的CMOS门级电路图呢???谁能给我画一下,谢谢了。。。 attach_img 青青。子衿 2017-8-15 12045 jueduilk 2017-8-16 09:07
悬赏 [求助] TSMC工艺的spectre后防出现这个错误,,该怎么解决????急急急 - [悬赏 100 信元资产] attach_img yuanxiaofang 2017-8-15 01377 yuanxiaofang 2017-8-15 19:23
[求助] 请问analog/mix signal的layout是手动画的么? wangyangcha 2017-8-13 32450 巧克力的冬天 2017-8-15 10:08
[原创] TSMC 0.18um模拟版图  ...23 陌鱼夕 2016-12-18 208774 hccaiwh 2017-8-11 17:51
[求助] 笔记本电脑装Cadence问题 leonken460 2017-7-20 32720 peterlin2010 2017-8-10 21:39
[求助] ADS版图显示为纯色的解决方案?? attach_img icin17 2017-6-23 34221 xy945 2017-8-10 17:20
[求助] layout Ploygon 问题 attach_img IR888 2017-7-30 42776 IR888 2017-8-10 14:17
[解决] 修改Via1默认尺寸的问题 attach_img sodede 2014-1-20 53582 @@@12 2017-8-9 17:13
[解决] 【已解决】ic616 孔重叠合并的问题 小威_Liu 2016-5-3 83326 @@@12 2017-8-9 17:04
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-18 21:36 , Processed in 0.043445 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块