在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4164|回复: 6

[讨论] 请问漏电的原因?

[复制链接]
发表于 2018-8-14 11:39:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1.jpg 3.jpg 2.jpg
结果显示这个高压PMOS管漏电,不知道原因,使用的是上华的工艺,本来在PDK库中这种pmos管的沟道是直的,但是这个版图把它画成曲线型的,会不会是这个原因造成的?
4.jpg
发表于 2018-8-14 13:24:00 | 显示全部楼层
这个电流很大吧,有加SAB吧,图片看不太清楚
发表于 2018-8-14 15:52:23 | 显示全部楼层
你们高压器件pmos的gate做曲线只是单纯省点面积么?
1.高压器件改变栅极结构形式,会增加风险
2.source和drain 端 接的metal 宽度看着比较细,电流承载能力可能不够
3.有加esd保护么?
发表于 2018-8-14 16:32:18 | 显示全部楼层
看不清中间有没有加Ntap?
发表于 2018-8-16 15:46:13 | 显示全部楼层
解决后麻烦回复一下
发表于 2018-8-20 10:21:12 | 显示全部楼层
解决后麻烦回复一下
发表于 2018-8-20 11:49:37 | 显示全部楼层
这是低压PMOS源漏压差在5V之内的曲栅画法,NWELL接高压,NWELL和PSUB之间的间距够吗?如果你没有做butting CONT的话那你的ntap也比较少。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-7 15:19 , Processed in 0.020467 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表