在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (493) |订阅

Layout讨论区 今日: 0|主题: 13074|排名: 8 

[求助] 在做反向提图,想问一下大家知道这是什么电阻吗?它的结构是怎么样的 attach_img dun21can 2017-11-30 93974 每天甩油的猪 2017-12-4 10:21
[求助] virtuoso转出CDL(spice Netlist)出现问题 bridgepons 2017-12-3 04455 bridgepons 2017-12-3 11:04
[原创] virtuoso如何看某个位置有哪些layer layoutxyz 2017-11-27 23226 213kkw 2017-11-28 08:49
[求助] 有关layout的几点疑惑 longhz 2017-11-17 94787 genehuang 2017-11-26 14:47
[求助] 请教大家,如果想从事射频(RF)版图方面的工作,需要去学习哪些东西 蓝风紫心 2015-10-21 63595 芯辰灵 2017-11-24 10:06
[求助] layout grid 格点 同一个layout 不同层 nathan_ruan 2017-3-27 83326 江湖智慧 2017-11-23 15:57
[求助] virtuoso自带的autoplacer中的filler设置 jfxyl 2017-11-15 22835 jfxyl 2017-11-22 18:04
[讨论] 求指教,edif导入后,为什么mos管拖拽不出来? 炎炎 2013-10-10 63978 zxc2010 2017-11-22 16:48
[求助] lakerL3 edifin 問題 fireater 2017-11-6 22426 cipsa 2017-11-22 16:43
[求助] tsmc 28nm工艺用AP层做电源地连线有没有什么影响? anlei111 2017-11-21 45709 firewolf223 2017-11-22 15:59
[求助] 关于一个本科毕业生的求助 attach_img  ...2 爱吃红烧肉 2017-11-12 195027 爱吃红烧肉 2017-11-22 13:04
[求助] Cadenct virtuoso怎么画layout大图,例如1G的的版图,谢谢  ...2 sys0613 2017-11-21 126129 陈小霞 2017-11-21 13:18
[求助] Layout XL (IC 5.1.41) routing  ...2 james0933 2014-12-10 126579 pradeepmadhava1 2017-11-20 02:33
[求助] 器件尺寸错误乱报 茶清味 2017-11-17 21501 茶清味 2017-11-17 15:46
[求助] QTimer can only be used with threads started with QThread winst 2017-5-24 12215 STSnow 2017-11-15 17:04
[求助] 怎样用IC51的layout xl 将做的cell,比如一些门结构和其他的单元模块调用出来 lyxx_e 2017-11-15 03020 lyxx_e 2017-11-15 14:54
[求助] 求助关于virtuoso的安装 正午的星座 2017-11-12 33384 firewolf223 2017-11-14 18:29
[求助] calibre安装问题 attach_img sunny_yangfeng 2017-11-13 43735 sunny_yangfeng 2017-11-14 14:49
[求助] 台积电 jobview一直在loading进不去 xiaolutianxia 2017-11-13 11959 firewolf223 2017-11-14 08:26
[讨论] HSPICE运行成功之后没有波形文件产生怎么回事,新手求助 镜湖水畔 2016-4-6 33960 镜湖水畔 2017-11-13 15:49
[求助] 一个有趣的小发现,有没有大神来解释一下。。。  ...2 不识君 2017-9-27 125263 等你 2017-11-10 09:42
[求助] 相同层次merge的问题 longhz 2017-11-9 22425 longhz 2017-11-9 14:34
[招聘] Cadence上海office职位 cjchen2001 2013-5-23 76779 pradeepmadhava1 2017-11-8 22:11
[求助] 请问在Cadence中,schematic如何自动生成layout attach_img xtli 2017-11-8 03288 xtli 2017-11-8 21:43
[求助] 关于比较两个schematic的工具? fishtank 2017-11-3 52988 fishtank 2017-11-8 16:01
[求助] 运行lvs时器件类型对应不上 lyxx_e 2017-11-7 42628 lyxx_e 2017-11-8 15:55
[求助] 请问怎样一次性画出10条甚至更多的path线····· attachment  ...2345 zhuyujun 2012-8-14 4216863 china8894 2017-11-7 14:46
悬赏 [原创] 提后仿网表时,这些error什么意思? - [悬赏 50 信元资产] attachment istart_2002 2017-10-27 106609 istart_2002 2017-11-3 16:59
[求助] 为什么要添加dummy devices呀 有什么特别的用处吗在做layout的时候 sophiajia 2017-11-3 33590 xingmem 2017-11-3 10:31
[求助] 如何将 SKILL 代码 导入 生成 PCELL???  ...2 xxtop 2011-12-17 139316 我力可 2017-11-2 09:38
[原创] Cadence IC616 版图设计中遇到的问题 attach_img IR888 2017-5-8 93496 xiaosong521 2017-11-1 14:39
[解决] VM616怎么导出电路图的版图 xiaosong521 2017-11-1 02073 xiaosong521 2017-11-1 14:29
[求助] 求助大神帮助!! attach_img kcii 2017-10-16 42300 大海wdh 2017-11-1 09:35
[求助] 求助 attach_img 少说多笑 2017-10-27 32337 少说多笑 2017-10-31 12:05
[解决] 有没有好人 能帮我 解决 这些问题 attachment  ...2 james0933 2014-11-25 115431 毛头小子 2017-10-30 16:08
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-18 03:42 , Processed in 0.039066 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块