在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3971|回复: 4

[求助] 求教高手解决calibre mos lvs check error

[复制链接]
发表于 2013-5-6 14:43:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在schematic中有两个mos的连接关系如下描述:
mxp57  K6_NET PG18 VPP VPP phv w=0.42u l=0.42u m=1
mxp60  K6 PG18 K6_NET VPP phv w=3u l=0.3u
由以上可知,P57和P60的gate接在一起,P57的source和P60的drain串联。
但是,我在layout中不小心将P57和P60搞反了,layout结果以netlist的格式描述如下:
mxp57  K6 PG18 K6_NET VPP phv w=0.42u l=0.42u m=1
mxp60  K6_NET PG18 VPP VPP phv phv w=3u l=0.3u
显然,P57和P60的width,length没有变化,但是net连线接错了。
然而,run lvs后报告结果没有错误。请问是因为什么原因呢?
我把部分觉得有关系的lvs设置如下:
LVS RECOGNIZE GATES            NONE
LVS REDUCE PARALLEL MOS        YES
LVS REDUCE SPLIT GATES         YES
难道还有别的什么设置选项需要开启吗?求高手赐教。谢谢
发表于 2013-5-6 15:00:39 | 显示全部楼层
是逻辑开关吗?比如nand nor之类的?
看看LVS REDUCE SPLIT GATES
 楼主| 发表于 2013-5-6 15:33:08 | 显示全部楼层
回复 2# allen_tang


    不是逻辑开关,逻辑开关我用下面的命令是可以区分出来的。
LVS REDUCE SPLIT GATES         YES
LVS RECOGNIZE GATES            NONE
发表于 2013-5-7 09:53:24 | 显示全部楼层
同意樓上的說法
发表于 2018-7-19 01:52:16 | 显示全部楼层
請把LVS RECOGNIZE GATES 設成ALL,就可以知道,是不是邏輯閘的pin對調的問題!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-31 11:21 , Processed in 0.016237 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表