在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
收藏本版 (515) |订阅

Layout讨论区 今日: 3 |主题: 13465|排名: 15 

[求助] TSMC N65 工艺的验证DRC LVS commandfile 规则文件哪位大佬有,求分享 - [悬赏 5 信元资产] saw2020 2023-2-7 22306 saw2020 2023-2-9 17:12
[求助] ic51 抽lef 问题 AKA西界 2023-2-9 01507 AKA西界 2023-2-9 14:55
[求助] lvs 星海 2023-2-8 32111 星海 2023-2-9 09:35
[原创] LVS报错之处与电路图中不一致? - [悬赏 100 信元资产]  ...23 istart_2002 2020-9-9 2616334 肆意 2023-2-8 19:55
[原创] 跑lvs出现这个问题是什么原因 gdz_011806 2022-12-7 32407 肆意 2023-2-8 19:02
[求助] ERC 、Softchk Database问题 Eugen 2019-10-30 56438 wyouc 2023-2-8 16:40
[原创] 有接触过量子芯片的大佬吗?能给讲解一下大概概念或者pdk嘛 Yyq0413 2023-2-8 43066 gogo16888 2023-2-8 15:57
[求助] 请教多层打孔的方法  ...2 chenkai_kk 2012-6-20 1610625 冷漠救赎 2023-2-8 12:03
[求助] pcell表达式中出现的问题 - [已解决] dddogda 2023-2-2 62592 wx148520 2023-2-8 10:27
[求助] 打散了的pcell lvs会报错吗 ida 2023-2-7 32069 ida 2023-2-7 17:21
[求助] 版图中的rpposab电阻反提出错 wild-mountain 2022-2-9 12662 aoba 2023-2-7 11:29
[求助] 怎么改变STI的位置? danalog 2023-2-3 31862 ljh065216 2023-2-7 11:22
[求助] 【求助】lauout xl 管子参数不对的原因 - [已解决]  ...2 koukouni 2023-1-30 135046 koukouni 2023-2-7 11:21
[原创] 关于高压MOS管D端METAL1是否能加宽的问题 ccn87569214 2023-2-6 72415 benjude 2023-2-7 11:11
[求助] wire assitant是灰色的怎么办? - [悬赏 50 信元资产] jessiann 2022-12-19 42436 sunshine_amy 2023-2-7 10:38
[解决] virtuoso中版图和原理图之间的交叉索引可以重建吗?已过lvs.  ...2 uzljuljz 2022-12-21 114902 sunshine_amy 2023-2-6 17:41
[求助] 原理图里怎么看哪些是需要匹配的电流镜 模拟之路 2023-2-6 32330 马旭东 2023-2-6 17:28
[求助] calibre可以提取出gds中的mom电容吗,抽取不成功。 uzljuljz 2023-2-6 01925 uzljuljz 2023-2-6 17:18
[求助] virtuoso卡住了,退出也退不了,这种情况怎么办  ...2 ZN0001 2023-1-4 159673 冷漠救赎 2023-2-6 15:45
[转贴] 从原理图到流片需要看PDK的哪些文件? danalog 2023-2-6 22354 522526tl 2023-2-6 14:09
[讨论] EMIR的time window选取技巧 ZMOS 2021-8-19 22654 ZMOS 2023-2-6 09:40
[求助] 请问一下DRC开关中NW_space_check 设置180与153 shrink的区别是什么呢? ppqw112 2023-2-5 02947 ppqw112 2023-2-5 22:02
[求助] laout GXL 自动布局  ...2 Ye_Shi_Wo 2023-2-1 105854 Kunaic 2023-2-5 12:13
[求助] 电流镜版图排列 Amor-biu 2023-1-13 53001 九品芝麻狐 2023-2-4 14:58
[求助] 关于金属连线的一些问题?请大家帮我回答一下 MAGA2020 2023-2-1 31884 MAGA2020 2023-2-3 17:40
[求助] 如何减小匹配性高的电容寄生? 新人帖 huaijiu 2022-10-12 32492 realgb 2023-2-3 17:29
[讨论] laker 怎样由线路自动生成对应layout器件 新人帖 sunshine_amy 2023-1-31 42252 ffiuss 2023-2-3 16:02
[求助] i键调器件的时候virtuoso窗口报error sunshine_amy 2023-2-3 42151 sunshine_amy 2023-2-3 15:11
[求助] 求助大虾们cadence的perc怎么用  ...2 铭生 2019-5-10 1210271 m8510a 2023-2-3 14:07
[求助] cadence61版本画版图中,器件镜像是什么快捷键 youngyq 2023-2-2 54065 CR7LIN 2023-2-3 11:45
[求助] 三星8nm工艺的基板分离层是哪个? 新人帖 - [已解决] ljl1997 2023-2-2 12067 小芒果儿 2023-2-3 11:19
[求助] 最终的版图里是几个模块拼在一起的,这种的话每个模块应该怎么布局 模拟之路 2023-1-24 43475 825555056 2023-2-3 11:11
[求助] EMIR 分析下一仿真环节报错,劳烦各位路过的老师指教一下,谢谢! hefeibo 2022-5-10 12106 benjude 2023-2-3 09:39
[求助] tcl脚本实现TOP.gds的PAD上打出对应的pin menghahameng 2023-2-2 03167 menghahameng 2023-2-2 15:55
[求助] 版图的mos管不显示源漏 新人帖 blackwatch001 2022-11-14 32609 286000 2023-2-2 14:34
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-3 10:14 , Processed in 0.542413 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块