EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区

Layout讨论区今日: 0|主题: 13433|排名: 5

版主: cxl666, mickey1999, jian1712, lixiaojun707, snk88

1 ... 12 13 14 151617 18 19 20 ... 384 / 384 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求助在IC617（618）怎么设计PCELL，我比较笨，希望能说详细点，感激不尽！ - [已解决] ...2 3	jessiann 2024-3-1	246019	mibjcc 2025-8-7 10:03
[求助] ESD应该怎么话，要注意什么？	BTxb 2025-7-21	71228	sun26220706 2025-8-7 08:00
[讨论] 怎么才能快速出pin	龙学芯 2022-9-21	84853	JeanYE 2025-8-7 00:09
[讨论] cell比较多版图比较大时开xl会卡顿，怎么提升流畅度	脑子疼 2025-7-12	5961	脑子疼 2025-8-6 18:50
[求助] SAR ADC 电容阵列版图布局 ...2	王鹏飞IME 2023-8-27	148958	Hrizon 2025-8-6 16:23
[解决] 快速打散整个cell版图	YanChu123456 2024-11-2	32159	梅希 2025-8-6 13:42
[讨论] 违反PDK default设定的pcell被选中时的卡顿问题	账户已登录 2025-8-6	1351	qw357 2025-8-6 13:24
[求助] 用QRC生成DSPF文件时，需要DSPF Cells File是啥?	tancheng 2021-12-9	95709	shiki0079 2025-8-6 13:05
[求助] 想使用layout ead，但生成eadTechfile文件错误	ZCC1 2025-6-20	3727	白雾灯 2025-8-6 10:14
[原创] 混合电路中，存在模拟和数字两部分电路，两套电源，那么在版图上是怎么实现的呢	小华 2013-11-21	54192	幸福喵喵教主 2025-8-6 09:28
[求助] 关于drc rule内INTERNAL的用法	小王同学num:one 2025-7-30	4611	小王同学num:one 2025-8-5 17:36
[求助] virtuoso 原理图显示连接关系	Masonlq 2023-5-29	43947	keithuang 2025-8-5 15:53
[求助] calibre23安装问题	franzjoseph 2025-8-4	4517	franzjoseph 2025-8-5 15:35
[求助] 请教一下关于calibre中的runtimeTVF 如何应用 ...2	sca110224 2016-9-25	1110737	血溶伊剑 2025-8-5 13:47
[求助] 电荷泵后仿电流流进去和流出来的大小不一样是版图哪里没画好，前仿电流是一样的	yu_icer 2025-7-31	3740	bubushenghua 2025-8-5 13:40
[求助] 有没有检测版图中floating走线的rule	wangxu19950704 2025-3-10	62114	西瓜土豆 2025-8-5 11:56
[求助] lvs 结果显示not compared是啥情况啊	suesuxin 2022-3-21	44475	编号89757 2025-8-5 10:26
[求助] tsmc65的PAD版图设计 - [悬赏 10 信元资产]	xmutw 2025-8-4	4705	香蕉苹果梨 2025-8-5 08:37
[求助] 版图中body接源极的lvs问题	moonlight_star 2025-8-1	91066	18800261604 2025-8-4 13:40
[资料] layout做logo ...2 3 4 5	RCuser 2020-11-11	4622980	andersondon 2025-8-4 10:36
[求助] modgen这个功能使用技巧 - [悬赏 300 信元资产] ...2 3	秃图 2022-9-2	3012197	秃图 2025-8-4 10:17
[求助] DRC rule check求助 - [已解决]	不乖 2025-8-1	4804	不乖 2025-8-4 09:38
[资料] smic提寄生资料，希望可以帮到你，SMIC_CCIQRC_quick_start_guideline ...2	weouyop0 2023-12-28	123226	weouyop0 2025-8-4 09:10
[求助] calibre lvs option设置问题	asd16457 2020-3-7	76653	lnxmj 2025-8-2 23:01
[求助] cadence LVS检测问题求大神	likeme1997 2018-6-19	911171	lnxmj 2025-8-2 23:00
[求助] 关于LVS中遇到missing injected Instances的问题 ...2 3 4	liny90626 2012-4-6	3049586	lnxmj 2025-8-2 22:58
[求助] calibre验证时产生的版图网表有错误	sunny_yangfeng 2014-1-10	98918	lnxmj 2025-8-2 22:04
[求助] 关于SRVF中的 3个问题。必看，请高手解答。	soszhangshu 2012-6-27	99000	lnxmj 2025-8-2 21:59
[资料] Parasitic-Aware Common-Centroid FinFET Placement Paper	onepound 2025-8-2	0380	onepound 2025-8-2 04:13
[原创] Analogue FinFet Layout Examples	onepound 2025-7-31	1574	onepound 2025-8-2 04:08
[求助] DRC code中edge和int之间的搭配操作逻辑和结果分析 - [已解决]	b50714006 2025-7-31	4696	b50714006 2025-8-1 21:01
[求助] 版图与电路图的绑定关系	ya娅 2025-8-1	2589	happy_star 2025-8-1 18:09
[求助] drc runset设置 ...2	songshudou 2023-11-6	113762	521009 2025-8-1 18:02
[求助] 各位大佬帮我看看这个电路	1093226794 2025-7-31	3932	cham 2025-8-1 14:27
[求助] HVBN隔离的衬底是什么类型的掺杂呢	西瓜慧子 2024-11-18	82364	19335339403 2025-8-1 13:47

1 ... 12 13 14 151617 18 19 20 ... 384 / 384 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

Layout讨论区今日: 0|主题: 13433|排名: 5

快速发帖

浏览过的版块

站长推荐 /1

Layout讨论区 今日: 0|主题: 13433|排名: 5

快速发帖

浏览过的版块

站长推荐 /1

Layout讨论区今日: 0|主题: 13433|排名: 5