在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (497) |订阅

Layout讨论区 今日: 8 |主题: 13232|排名: 6 

[求助] dummy gate和dummy poly有什么区别?  ...2 IvenC 2021-3-8 109275 Ruo水 2025-6-3 17:45
[求助] mom电容pex寄生参数提取 attach_img  ...2 jevonhjw 2021-8-7 1414738 jevonhjw 2025-6-3 16:30
悬赏 [求助] Symbol A的版图画好了,但从Layout XL中导入symbol A的版图,器件缺失,且没有连线 - [已解决] jenciek 2025-6-3 1505 TCKG 2025-6-3 15:21
悬赏 [求助] PEX提取Calibre文件时遇到警告 - [悬赏 200 信元资产] attach_img wux217 2024-10-27 41972 wux217 2025-6-3 15:12
悬赏 [求助] 版图复制,update components and nets时,版图出现多余的器件 - [悬赏 45 信元资产] attach_img jenciek 2025-5-26 61048 本征半导体 2025-6-3 13:54
[求助] 求助,解DRC,LVS时,每次highlight出错的地方时,都跳出新的layout窗口 leshi 2016-2-15 87173 狱火虫 2025-6-3 11:46
[求助] 请问各位大佬,这种是什么类型的器件? attach_img  ...2 大话天神 2025-5-30 101119 jzr1989 2025-6-3 10:51
[求助] 自动生成金属dummy的问题 新人帖 attach_img  ...2 樱花飘落 2020-11-16 167425 lzyzs 2025-6-3 10:07
[求助] 请教下各位大神,qrc、starrc、xrc、pvs、pex、assure抽的后仿有什么区别吗? 462126897 2021-10-15 67008 ALL王哥 2025-6-2 16:27
悬赏 [求助] 二极管的版图怎么会报 pwell pick-up layer connect to non0ground nets 的错误 - [悬赏 50 信元资产] attach_img jenciek 2025-6-1 1586 realgb 2025-6-2 10:18
[求助] DNW工艺的问题 attach_img  ...2 小不点_shuting 2021-4-23 128718 Ruo水 2025-5-31 19:30
[讨论] 主要噪声的形成以及隔离方法 zhaohaoyang 2024-12-11 11508 Ruo水 2025-5-31 19:24
[原创] virtuoso Layout十字标尺(高亮)脚本 attachment Visen_Chiang 2025-5-30 3748 student321 2025-5-30 21:51
悬赏 [求助] lvs点了线不亮 - [悬赏 100 信元资产] attach_img SL小白龙 2025-5-28 2766 SL小白龙 2025-5-30 18:11
[求助] 版图中的metal option指的是什么,具体怎样绘制? attach_img Yyq0413 2021-11-12 97812 Ruo水 2025-5-30 17:01
[求助] 关于deep nwell深度 521009 2025-5-30 2749 喵喵巽 2025-5-30 15:20
[求助] 先进工艺的PERC流程检查ESD问题,报错的问题必须全部清掉吗?MPW学术使用,不量产 attach_img  ...234 Sarahlln 2022-10-17 3212696 zzzz2222 2025-5-30 15:05
悬赏 [求助] layout chop功能失灵 - [悬赏 20 信元资产] jenciek 2025-5-29 31055 jenciek 2025-5-30 14:17
[求助] lvs报错missing gate Shizo 2025-5-29 6722 Charlie4gh 2025-5-30 13:54
[求助] 为什么带隙基准画好以后后仿真的时候温度曲线是折线 zhanglong1127 2016-5-13 11913 LLQ_LLQ_LLQ 2025-5-30 11:07
[求助] 数模混合lvs attach_img  ...2345 hyacinthTS 2025-5-26 482233 hyacinthTS 2025-5-30 11:05
[求助] cadence在run pex提取寄生参数时,出现undefined layer name parameter  ...2 知足0824 2017-8-16 108501 Hazzy 2025-5-30 10:11
[求助] Power clamp的作用? attach_img  ...2345 zhouyunye195 2014-4-29 4539638 colindeng 2025-5-29 17:38
[求助] 请教 TSMC IO库 的区别 attach_img taocloud 2020-1-21 25399 52eetob 2025-5-29 15:41
[求助] smic18ee中mime2r电容lvs识别不出 - [售价 50 信元资产] attach_img leozj 2025-5-19 2475 miamiamia 2025-5-29 13:31
[求助] 求助大佬,如何减小版图中源区扩散面积 attach_img EE_user 2025-5-28 1624 acrofoxAgain 2025-5-29 13:27
悬赏 [讨论] virtuoso 闪崩 - [已解决] attach_img  ...23 白豆角016 2022-5-25 2711072 IClpp 2025-5-29 10:52
[求助] 在寄生提取时出现的warning,请问有什么解决方法 attach_img Hao332 2025-5-28 5670 Hao332 2025-5-29 10:47
[求助] lvs float gate问题 八云紫 2025-5-27 4786 八云紫 2025-5-29 10:10
[求助] 求助!!!在Cadence里如何打开cadence PCell Designer这个窗口 attach_img 燕子1808 2024-6-14 51682 wwdlayout 2025-5-28 17:01
[求助] virtuoso自动打孔的问题 attach_img  ...2 ZMOS 2024-1-31 148103 二龙山小道士 2025-5-28 15:36
[求助] 关于网表的问题求助 attach_img suesuxin 2025-5-26 7807 Cheney聪 2025-5-28 14:57
[求助] commandfile如何设置检查版图中的floating gate,ERC中不报 tomdayqq 2025-5-28 1464 GoingtoStudy 2025-5-28 14:49
[求助] calibre Xact 问题请教 attach_img sssbantu 2025-5-28 0405 sssbantu 2025-5-28 13:51
[求助] Cadence 617 DRC报错 lupinix 2019-2-3 75786 牛马策划 2025-5-27 20:06
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-31 13:22 , Processed in 0.019555 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块