关于DNW的相关问题

滑溜

12345

发财发财

   

滑溜 发表于 2025-9-25 17:36
可以详细说下dnw的形成过程吗？没太明白，但是觉得你应该懂。，我还有个问题的例子：两个inv，但是n管的 ...

DNW是一个高能量离子注入形成的。首先，两个inv的nmos电位不一样，如果你只需要过LVS，直接在一个nmos管子上面盖psub2，具体这个psub2根据你用的PDK找，可能名字不一样。其次，如果真的是电位不一样，那么你的有一个nmos管子必须电路上面是DNWnmos管子以及版图也是DNWnmos管子，那么使用DNW器件就必须得有DNW这一层，一块衬底上，只有有了DNW，那么DNW所包围的区域就已经是一块独立的衬底，此时有两块衬底，已经是隔离开了的。DNWnmos在版图上的具体形状，器件在里面，外面第一圈是Pring，给DNWNMOS一个衬底电位，最外面的一圈是Nring，给DNW提供一个电位，此时就出现DNW和NW两个层，最后，不管是你NW把DNW围在里面，还是DNW把NW围在里面，你的LVS都能过。需要注意的是，每一种刨面图都只是为了把器件层次展现出来，多少会存在差异，建议查看自己design rule文件，都会有刨面图的，实在不行，就把器件的全部参数打开，就会出现所有的东西，包括外圈的环这些都会显示出来的。

                               
登录/注册后可看大图

发财发财

   

滑溜 发表于 2025-9-25 17:36
可以详细说下dnw的形成过程吗？没太明白，但是觉得你应该懂。，我还有个问题的例子：两个inv，但是n管的 ...

不管是黑白图，还是彩图，你都需要接电位，你自己都说出来了，黑白图你靠P管的Nwell接了电位，只是黑白图没有标出Nwell这个字样，让你们有分歧，彩图不可能单独DNW隔离不了管子的衬底，当有DNW，就是一块独立衬底，你画NW的目的，是为了给DNW提供电位，并不存在需要NW来隔离的说法。

滑溜

   

发财发财 发表于 2025-9-26 17:35
不管是黑白图，还是彩图，你都需要接电位，你自己都说出来了，黑白图你靠P管的Nwell接了电位，只是黑白图 ...

明白你说的意思，dnw存在就是形成了独立的隔离的阱。我一直认为dnw和埋层结构类似时一个存在，不能单独形成管子衬底隔离，是存在于衬底有一定厚度的N注入层，距离管子安全距离的东西。你和我同事说法相同。但是现在按照能形成独立衬底的方式画lvs时有错误的，基本上几个方追都是这种，不应该出现这种现象。我还是想找到资料来学习下，不知道你有没有相关的。扭转固有认知还是比较困难

发财发财

   

滑溜 发表于 2025-9-28 10:00
明白你说的意思，dnw存在就是形成了独立的隔离的阱。我一直认为dnw和埋层结构类似时一个存在，不能单独形 ...

你可以截图吗，看看你是怎么画的DNWNMOS器件和连线，为什么LVS会报错。

110006

首先， 黑白图只是示意图，用你的话讲，"DNW能直接封住表面"这个理解是不对的，无论哪个fab的工艺都是DNW-> NW-> N+这样浓度逐渐增加，结深逐渐减小的结构，然后连接CONT/MET出去。所以版图设计中用“NWELL封边” 是正确的做法。  之所以你同事不用“封边”也能过LVS， 大概率是DNW区域存在其他NWELL， 例如PMOS的bulk， 充当了DNW的接触。  补充一句： 虽然DRC/LVS 不会检查，但是DNW设计用"NWELL封边"是强烈推荐的做法，高浓度的NWELL/N+可以防止LU发生。

滑溜

   

110006 发表于 2025-9-29 11:00
首先， 黑白图只是示意图，用你的话讲，"DNW能直接封住表面"这个理解是不对的，无论哪个fab的工艺都是DNW-> ...

您的回答和我的想法一样。我同事认为DNW独立成阱，能够独立分离psub做衬底给Nmos用，NW加上N+引出只是为了给dnw一个高电位。所以当他吧一个dff的stdcell用dnw包上，但是没画nw没封边的情况下lvs时报错，他就认为lvs rule写的有问题，这种应该是能过的，因为原理如黑白图。而我认为的是彩图这种，和你说的一样，但是同事说他学的就是黑白图那种，非常肯定是正确的。。DNW产生分歧了，但是没有资料或工艺的人解释清楚。说的都是大家已经知道的知识。

      
        真正的意见分歧就是：DNW能否不用NW封住边界，就能独立分离出一块PSUB，形成NMOS的衬底？（黑白图结构可以，彩图结构不行）
      

滑溜

   

发财发财 发表于 2025-9-29 09:39
你可以截图吗，看看你是怎么画的DNWNMOS器件和连线，为什么LVS会报错。

字符限制回答了，贴不了图

mazhlion

黑白图和彩图完全是不同工艺流程和不同的DNW定义。你们不看design rule吗？ 一般来说device cross section就能解决你的问题。这种属于很基础的问题，但是跟process相关性很高的。我觉得稍微学过半导体期间就不会对这个产生误解呀

滑溜

   

mazhlion 发表于 2025-9-29 16:36
黑白图和彩图完全是不同工艺流程和不同的DNW定义。你们不看design rule吗？ 一般来说device cross section ...

designrule上没有