设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区
收藏本版 (399) |订阅

Layout讨论区 今日: 56 |主题: 11285|排名: 4 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
悬赏 [求助] 求助：calibre pex生成的calibreview中的floating nets问题 新人帖 - [悬赏 20 信元资产] attach_img 张亮坤111 2023-2-2 71451 STSnow 2023-2-8 23:06
悬赏 [原创] LVS报错之处与电路图中不一致？ - [悬赏 100 信元资产] attach_img  ...23 istart_2002 2020-9-9 2611838 肆意 2023-2-8 19:55
[原创] 跑lvs出现这个问题是什么原因 attach_img gdz_011806 2022-12-7 31176 肆意 2023-2-8 19:02
[求助] CMOS管B端在模拟电路中的接法问题 attach_img Joychip20211202 2023-2-8 91749 wx148520 2023-2-8 17:35
[求助] ERC 、Softchk Database问题 Eugen 2019-10-30 54743 wyouc 2023-2-8 16:40
[原创] 有接触过量子芯片的大佬吗？能给讲解一下大概概念或者pdk嘛 Yyq0413 2023-2-8 41480 gogo16888 2023-2-8 15:57
[求助] 请教多层打孔的方法  ...2 chenkai_kk 2012-6-20 168220 冷漠救赎 2023-2-8 12:03
悬赏 [求助] pcell表达式中出现的问题 - [已解决] dddogda 2023-2-2 61264 wx148520 2023-2-8 10:27
[求助] 打散了的pcell lvs会报错吗 ida 2023-2-7 31022 ida 2023-2-7 17:21
[求助] 版图中的rpposab电阻反提出错 attach_img wild-mountain 2022-2-9 11605 aoba 2023-2-7 11:29
[求助] 怎么改变STI的位置？ danalog 2023-2-3 3978 ljh065216 2023-2-7 11:22
悬赏 [求助] 【求助】lauout xl 管子参数不对的原因 - [已解决] attach_img  ...2 koukouni 2023-1-30 132520 koukouni 2023-2-7 11:21
[原创] 关于高压MOS管D端METAL1是否能加宽的问题 attach_img ccn87569214 2023-2-6 71257 benjude 2023-2-7 11:11
悬赏 [求助] wire assitant是灰色的怎么办？ - [悬赏 50 信元资产] attach_img jessiann 2022-12-19 41325 sunshine_amy 2023-2-7 10:38
[解决] virtuoso中版图和原理图之间的交叉索引可以重建吗？已过lvs.  ...2 uzljuljz 2022-12-21 112514 sunshine_amy 2023-2-6 17:41
[求助] 原理图里怎么看哪些是需要匹配的电流镜 attach_img 模拟之路 2023-2-6 31294 马旭东 2023-2-6 17:28
[求助] calibre可以提取出gds中的mom电容吗，抽取不成功。 attach_img uzljuljz 2023-2-6 0886 uzljuljz 2023-2-6 17:18
[求助] virtuoso卡住了，退出也退不了，这种情况怎么办 attach_img  ...2 ZN0001 2023-1-4 153502 冷漠救赎 2023-2-6 15:45
[转贴] 从原理图到流片需要看PDK的哪些文件？ danalog 2023-2-6 21286 522526tl 2023-2-6 14:09
[求助] 画版图中遇到offgrid问题该怎么办 attach_img 模拟之路 2023-1-16 81849 冷漠救赎 2023-2-6 10:14
[讨论] EMIR的time window选取技巧 ZMOS 2021-8-19 21696 ZMOS 2023-2-6 09:40
[求助] 请问一下DRC开关中NW_space_check 设置180与153 shrink的区别是什么呢？ ppqw112 2023-2-5 01378 ppqw112 2023-2-5 22:02
[求助] laout GXL 自动布局 attachment  ...2 Ye_Shi_Wo 2023-2-1 102882 Kunaic 2023-2-5 12:13
[求助] 电流镜版图排列 Amor-biu 2023-1-13 51636 九品芝麻狐 2023-2-4 14:58
[求助] 关于金属连线的一些问题？请大家帮我回答一下 attach_img MAGA2020 2023-2-1 31089 MAGA2020 2023-2-3 17:40
[求助] 如何减小匹配性高的电容寄生？ 新人帖 huaijiu 2022-10-12 31552 realgb 2023-2-3 17:29
[求助] 设计规则中的的FEOL和BEOL是什么意思？  ...2345 terry8876 2011-8-29 4657469 woosee 2023-2-3 17:06
[讨论] laker 怎样由线路自动生成对应layout器件 新人帖 sunshine_amy 2023-1-31 41068 ffiuss 2023-2-3 16:02
[求助] i键调器件的时候virtuoso窗口报error attach_img sunshine_amy 2023-2-3 4863 sunshine_amy 2023-2-3 15:11
[求助] 求助大虾们cadence的perc怎么用  ...2 铭生 2019-5-10 126348 m8510a 2023-2-3 14:07
[求助] cadence61版本画版图中，器件镜像是什么快捷键 youngyq 2023-2-2 51258 CR7LIN 2023-2-3 11:45
悬赏 [求助] 三星8nm工艺的基板分离层是哪个？ 新人帖 - [已解决] ljl1997 2023-2-2 11049 小芒果儿 2023-2-3 11:19
[求助] 最终的版图里是几个模块拼在一起的，这种的话每个模块应该怎么布局 attach_img 模拟之路 2023-1-24 41536 825555056 2023-2-3 11:11
[求助] EMIR 分析下一仿真环节报错，劳烦各位路过的老师指教一下，谢谢！ attach_img hefeibo 2022-5-10 11488 benjude 2023-2-3 09:39
[求助] tcl脚本实现TOP.gds的PAD上打出对应的pin menghahameng 2023-2-2 01253 menghahameng 2023-2-2 15:55
下一页 »
1 ...979899100101102103104... 323下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-17 15:29 , Processed in 0.038170 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块