小弟做28nmTSMC模块的lvs遇到错误，求助大佬解答

FadeDoge · 发表于 2024-6-29 14:50:37

您需要登录才可以下载或查看，没有账号？注册

x

登录/注册后可看大图

FadeDoge · 发表于 2024-6-29 14:59:04

本帖最后由 FadeDoge 于 2024-6-29 15:41 编辑

登录/注册后可看大图

In-lucky · 发表于 2024-6-29 18:42:48

有些线没连上吧

FadeDoge · 发表于 2024-6-30 12:53:36

In-lucky 发表于 2024-6-29 18:42
有些线没连上吧

检查过了，器件参数匹配，连线也没问题，DRC也过了，软连接问题出现在电容那边，我现在试着先解决软连接问题，看看能不能顺带着改好

xwmBrave · 发表于 2024-7-1 09:52:25

看下电路

GoingtoStudy · 发表于 2024-7-1 10:54:11

会不会是金属线和MOMDUM层overlap了？

FadeDoge · 发表于 2024-7-1 14:35:45

解决了，软连接是pmoscap那里的dnw忘了包在nw外面，unmatch object是因为我将器件拆分匹配后，没有将相同的信号线连上，导致识别成别的器件

FadeDoge · 发表于 2024-7-1 14:37:36

In-lucky 发表于 2024-6-29 18:42
有些线没连上吧

您是对的，我忽略了拆分的器件的相同信号线需要连上

[求助] 小弟做28nmTSMC模块的lvs遇到错误，求助大佬解答