在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 427|回复: 3

[求助] LVS的ERC检查问题

[复制链接]
发表于 2024-7-1 10:12:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问跑LVS的ERC检查的softchk和ERC的报错是能忽略的吗?不能的话该如何解决?
Snipaste_2024-07-01_10-05-27.png
Snipaste_2024-07-01_10-06-07.png
 楼主| 发表于 2024-7-1 10:15:34 | 显示全部楼层
softchk的错好像是psub2这层没有把所有连在一起的衬底框起来引起的,应该是可以不用管的吧
发表于 2024-7-1 10:17:06 | 显示全部楼层
根据实际情况,电路工程师说了算,他们同意就可以忽略,一般都会有很多忽略的。不过我没做过小工艺,不太清楚小工艺是不是要求会高一些。
 楼主| 发表于 2024-7-1 10:35:33 | 显示全部楼层


realgb 发表于 2024-7-1 10:17
根据实际情况,电路工程师说了算,他们同意就可以忽略,一般都会有很多忽略的。不过我没做过小工艺,不太清 ...


好的,感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 01:22 , Processed in 0.017651 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表