EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区

后端讨论区今日: 0|主题: 22426|排名: 21

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

1 ... 332 333 334 335336337 338 339 ... 641 / 641 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] TCL 抓取 encounter 的 terminal 里的内容	青品黄黑 2016-9-9	01864	青品黄黑 2016-9-9 14:42
[求助] design 各阶段所做的check	青品黄黑 2016-8-11	63114	青品黄黑 2016-9-9 14:23
[求助] 在sdc create_clock之后，需要加set_ideal_network吗	dyytx 2016-9-7	22244	mnluan 2016-9-9 11:05
[求助] ICC阶层设计的模块port怎么摆放	caohongwei1211 2016-9-9	01391	caohongwei1211 2016-9-9 10:00
[求助] 芯片内部有一个clk_switch 模块 sdc里需要怎么定义？	dyytx 2016-9-8	22479	离场悲剧 2016-9-9 09:41
[求助] 请问下工艺和速度相关问题，有熟悉的帮忙解答下	gt2000 2016-7-12	21906	模拟IC工程师 2016-9-8 21:55
[求助] 关于数字后端的一些问题	xcan2012 2016-9-2	33247	1027199631 2016-9-8 17:57
[求助] 关于DC中的ungroup命令	去芯草苔 2016-9-6	12653	1027199631 2016-9-8 17:51
[求助] 面积过大，encounter总是停在某个命令上不往下运行怎么办？？ - [悬赏 500 信元资产]	zhanggd 2016-9-5	105283	zhanggd 2016-9-8 13:39
[求助] 求助 DC执行Error	caohongwei1211 2016-9-2	23480	caohongwei1211 2016-9-8 11:28
[求助] vcs200912的使用问题simv ...2	zh123456789 2010-7-21	1311865	princecity 2016-9-8 10:18
[求助] 求助：AES加密算法如何验证其功能（verilog实现）	zwz_work 2015-1-12	52781	courageheart 2016-9-8 09:44
[求助] 综合完之后，显示面积为0，还有unmap的警告，哪出问题了？	dyytx 2016-9-7	21478	ncx0169 2016-9-7 20:10
[求助] 时钟起点的定义	kevin_zlm 2016-9-7	52810	iseepiglet 2016-9-7 17:56
[求助] 端口问题	sullivan66 2016-9-1	42079	iseepiglet 2016-9-7 16:46
[求助] 数字新手，求资料	aaa89 2016-8-17	52787	乔巴 2016-9-7 14:29
[求助] 从encounter里导出的gds在cadence里显示一堆VDD,VSS的label	FreyaOu 2016-5-30	33540	乔巴 2016-9-7 14:26
[求助] 关于几家晶圆测试设备企业	可乐大虾 2016-8-29	32445	可乐大虾 2016-9-7 10:00
[求助] 如果用到一个时钟的上升沿和下降沿怎么写sdc	dyytx 2016-9-5	32431	离场悲剧 2016-9-6 06:30
[求助] sdc 求助怎么约束时钟和输出数据之间的关系？？？？	dyytx 2016-9-3	21826	杰克淡定 2016-9-5 17:04
[求助] DC综合时verilog文件读入的问题	baozidepipi 2016-9-5	12943	杰克淡定 2016-9-5 16:54
[原创] tiehi和tielo	twn2000 2011-12-19	53967	yanyuexing 2016-9-5 14:47
[求助] DC综合中读入文件问题 read_verilog	522526tl 2014-11-10	14117	baozidepipi 2016-9-5 10:54
[求助] 关于ICC output gds的warning	杀手1983 2015-8-22	51906	alhoceima111 2016-9-4 07:22
[求助] 求助一个ICC_SHELL中key bonding的问题	arthur_wang_orz 2015-12-25	12396	alhoceima111 2016-9-4 07:13
[求助] icc fp 问题	wsh086 2016-8-17	12406	alhoceima111 2016-9-4 07:06
[求助] AOCV的计算方式	minorcsw 2015-4-27	43103	funny2055 2016-9-3 21:10
[求助] EDI破解	小泥巴 2014-12-5	43784	abull6688 2016-9-3 15:38
[求助] clock gate path在做CTS的时候如何打破控制逻辑与enable端的loop	123093558 2015-11-25	52906	894Snail 2016-9-3 09:44
[讨论] synopsys 软件版本命名规则	ershier86 2015-9-18	52408	llovez11 2016-9-2 19:54
[求助] formality时调用异步fifo的dw.sldb库怎么加进去呢？	zhangjiawen 2016-9-2	23279	zhangjiawen 2016-9-2 19:19
[求助] 求助：DC合成时MUX无法使用指定的cell	njuptxie 2016-8-31	43096	njuptxie 2016-9-2 16:35
[讨论] 在placemnet时的设置 ...2 3	xingyun666666 2016-8-25	279176	Lover_Momo 2016-9-2 16:14
[求助] 数字后端中，各层金属的用途 ...2	woyi 2011-10-4	1215886	斯蒂芬 2016-9-2 14:07
[求助] 谁来帮帮忙，说说这个时序路径报告怎么看啊！	杨义 2016-8-24	74137	杨义 2016-9-1 12:46

1 ... 332 333 334 335336337 338 339 ... 641 / 641 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

后端讨论区今日: 0|主题: 22426|排名: 21

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区 今日: 0|主题: 22426|排名: 21

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区今日: 0|主题: 22426|排名: 21